关于异步二进制加法计数器EPM3032ATC44-10N电路主要说明下列几点。
    (1)要熟悉JK触发器的逻辑功能，否则对计数器电路工作原理分析是寸步难行的。对于由维持阻塞D触发器构成的加法计数器电路，要熟悉这种触发器的逻辑功能。
    (2)由于JK触发器是后沿（脉冲CP下降沿）触发，所以当JK触发器输出端Q从0变成1时，对下一位触发器不构成有效触发。只有Q端从1变成0时，才给下一位触发器进位信号，使下一位触发器做一次翻转。
    (3)对于维持阻塞D触发器是上升沿触发，与JK触发器不同，这一点要分清楚。当Q从1变成0时，对下一位触发器不构成有效触发。只有当Q从0变成1时，才给下一位触发器进位信号，使下一位触发器做一次翻转。
    异步二进制减法计数器
    关于二进制减法计数原理主要说明下列两点。
    (1)每来一个计数脉冲，即每减一个数，最低位融发器输出状态翻转一次。
    (2)当触发器由0态变成1态时，触发器要产生一个负阶跃脉冲作为借位信号。
    是4个JK触发器构成的四位异步二进制减法计数器电路。从电路中可看出，这一减法计数器电路与加法计数器电路结构有些变化，就是高位的输入端CP与相邻低位的Q端相连，这样借位输出信号就是取自JK触发器的Q端。