图13.7是2SK330的CD4027BE传输特性。第2章曾经说明过JFET的夹断电压Vp因IDSS的不同会有大幅度的变化。因此必须考虑到由于使用FET的IDS。档次不同，VGS有多大时才能够使FET截止。
    2SK330的IDSS值分为3个档次（参见表3.2），这里使用Y档和GR档器件。所以使用的器件的IDSS最大可能达到6.5mA。图13.7中没有画出IDSS一6.5mA时的曲线。不过由其他曲线类推大致可以得出IDSS一6.5mA时的夹断电压V。为-3.5V。因此这个电路中当%。<-3.5V时FET就能够截止。（因IDSS值不同夹断电压是变化的。如果栅极一源极间所加电压越过V，那么FET可以完全截止。就是说，从这个曲线可以知道具有不同IDSS值的器件在VGS为几伏时能够截止）。

               
     FET开关的栅极驱动电路
    为了使FET接通／断开，如图13.8所示，可以在2SK330昀栅极一源极间接入电阻，在负电源与栅极间用开关的接通／断开进行控制（SW断开时VG=OV则FET导通，SW接通时GS一负电源电压则FET截止）。
    在使用2SK330的Y档和GR档器件的场合，如果VGS值比-3.5V更负，就能够截止，所以负电源的电压必须低于-3.5V。而且由于信号被输入时FET的源极电位就成了输入信号，所以即使源极电位因输入信号变动也必须满足VS<-3. 5V的关系。
    如图13.9所示，这个电路有可能输入最大为2VP-P的信号（参看设计指标），因此为了满足VGS<-3.5V的关系，负电源电压-V DD的值必须比-4.5V更负。因此，取-VDD=-5V。 RG的作用只是给栅极提供电压，所以阻值多大都可以。但是，如果阻值太小，SW接通时就会有大电流从源极（一输入端）流向负电源。如果阻值太大，则会与FET的输入电容以及电路的布线电容形成低通滤波器，影响控制信号的开关速度。通常取几十千欧至几兆欧。
    电路设计指标中没有对开关速度作出具体规定，所以取RG =lMfl（开关速度能够在iookHz下正常工作）。
    图13.8的SW可以采用NPN型双极晶体管发射极接地型开关电路（参见图13.6的Tr3）。取RG =lMtQ时流过Tr3的电流是ruA数量级的微小电流(取口，一+5VDC时，为(5V+5V)／lMfl,=lOyA)。而且由于截止时开关间加的电压是几V的数量级，所以使用的晶体管只要是NPN型，什么型号都可以。这里使用2SC2458(当然哪个档次的hFE都可以)。