片集成电路的ESD设计技术
发布时间:2012/4/21 20:15:02 访问次数:645
随着集成电路集成度和速度FQD2N60的不断提高，静电失效问题显得越来越突出，尤其对深亚微米(VDSM)集成电路来说，更是如此。当前，集成电路(IC)行业面临的一个普遍的可靠性问题是静电失效问题。据报道，集成电路35%的失效是由ESD引起，IC行业每年因ESD而带来的损失达几十亿美元。美于ESD原理和保护的研究已经持续了20多年，尽管在ESD保护方面已经取得了较大的进展，但一些重要的方面仍然没有得到解决。例如，潜在的ESD失效机理，精确的ESD器件建模，可预见的ESD CAD设计验证等。随着lC技术的进一步发展，在VDSMIC领域，ESD保护设计方面的新问题不断涌现。在半导体集成电路技术的进一步发展中，ESD保护设计已成为一个主要的设计挑战。所以对于IC设计者来说，掌握适当的ESD保护设计并保持处于这一领域的前沿是非常必要的。
随着集成电路集成度和速度FQD2N60的不断提高，静电失效问题显得越来越突出，尤其对深亚微米(VDSM)集成电路来说，更是如此。当前，集成电路(IC)行业面临的一个普遍的可靠性问题是静电失效问题。据报道，集成电路35%的失效是由ESD引起，IC行业每年因ESD而带来的损失达几十亿美元。美于ESD原理和保护的研究已经持续了20多年，尽管在ESD保护方面已经取得了较大的进展，但一些重要的方面仍然没有得到解决。例如，潜在的ESD失效机理，精确的ESD器件建模，可预见的ESD CAD设计验证等。随着lC技术的进一步发展，在VDSMIC领域，ESD保护设计方面的新问题不断涌现。在半导体集成电路技术的进一步发展中，ESD保护设计已成为一个主要的设计挑战。所以对于IC设计者来说，掌握适当的ESD保护设计并保持处于这一领域的前沿是非常必要的。
上一篇：单片集成电路工艺可靠性设计技术
上一篇：里塑测试模型
相关技术资料- 4-21片集成电路的ESD设计技术
热门点击
公网安备44030402000607
