如今的CPU内核要求非常严格的负载调整。至少到目前为止，一些主要的CPU制造商都有这种要求。随着电源电压的降低，电源电流和时钟频率却更高了，使得对于电源的要求急剧提高，特别是对电源的瞬态响应。日益严格的性能要求使设计的难度和成本越来越高，促使人们重新考虑电源的设计。更高的负载电流和更大负载瞬变要求带来的后果之一，便是在微处理器周围多出一片电容“丛林”，增加了系统的尺寸和成本。 ACPL-074L-560E    

    最快的开关型稳压器也无法对负载阶跃造成的输出瞬降做出响应。以如今CPU的速率，只有完全依靠输出电容来应付其高速阶跃。另外，更为严格的负载调整需要更高的环路增益，而更高增益酌环路需要更大的输出电容来保持稳定。由此看来，某种程度上放松对于负载调整的要求，对于元件数量的降低及其他诸多方面都极为有利。
    如图3. 11所示，典型的DC - DC转换器对于负载阶跃的响应可划分为5个基本部分。

    (1)电压瞬降，幅度等于阶跃负载电流乘以输出电容等效串联电阻(ESR)。
    (2)瞬降之后、DC - DC转换器响应之前会有一段电压缓降，电容上的电压随着电容向负载供电而跌落。
    (3)电压恢复期，电感接通并输出负载电流，同时使输出电容得到补充。
    (4)负载撤离引起“ESR上跳”（与电压瞬降效应相反）。
    (5)电压过冲，前一个开关周期储存于电感的能量（负载撤离后）被转储到输出电容。
    其中，(2)、(3)和(5)可以通过仔细的设计和正确选择DC - DC控制器而控制到最小。但瞬态电压阶跃部分《1)和(4》则无法消除，除非降低输出电容的ESR。快速调节器能够在发生跳变之后更快地将输出拉回，但也无法消除跳变本身。即便是最快速的DC - DC转换器（如MAX1711，可以在不足lOOns的时间内响应），对于运行于600MHz昀CPU来说也太慢了。