FPGA大多采用CMOS配置锁存(CCL)来实现布线和逻辑单元之间的可配置互连。电源移除时，不能保留原有配置。所以，每一次上电都必须重新初始化FPGA内部的CCL。应用的环境不同，FPGA的加电配置模式也不同。    ，
    按照配置环境来分，有以下几种环境：当在芯片原型或调试环境下，无须非易失性存储器，可以采用计算机通过JTAG探针直接配置；当在现场应用的环境下，利用计算机直接配置在很多场合都不合适，非易失性配置存储器解决方案是个不错的选择，可以采用PlatformFlash (Xilinx专用Flash)，部分FPGA产品也支持标准Flash存储器；另外，采用单片机和其他微处理器对FPGA进行配置也是一个不错的选择。
    按照配置模式来分，FPGA主要有5种配置模式：从串模式(Slave Serial)、主串模式(Master Serial)、从并模式(Slave Parallel)，主并模式(Master Parallel)和边界扫描模式( Boundary-Scan/JTAG)。具体的配置模式由模式选择引脚M2、Ml、MO决定，并不是所有的FPGA都支持以上5种模式，有些FPGA只支持部分模式，要根据具体的FPGA型号来决定。
    FPGA最小系统就提供了一种小型的现场应用环境。因此，对最小系统配置就是对其上的Platform Flash或单片机等微处理器上载配置文件。  AT24C01A-10SC

http://hly0517.51dzw.com