同步突发式SRAM的突发读操作
发布时间:2008/11/22 0:00:00 访问次数:913
同步突发式sram的突发读操作如图所示,与单一读操作相同,因为突发读操作也是在赋予地址的下一个时钟且adv有效时,在一个时钟之后输出下一地址的数据。所以,与管道突发类型相比,整体上形成缩短了一个时钟的操作波形。
图 同步突发式sram的突发读操作
图中,在利用adsp的突发读操作之后,追随利用adsc的单一读周期。在不需要(已经指示到最终地址)adv有效的过程中,由于下一地址被赋予,因此第4次的数据的读操作与赋予下一个存取地址的adsc将同时进行。
欢迎转载,信息来源维库电子市场网(www.dzsc.com)
同步突发式sram的突发读操作如图所示,与单一读操作相同,因为突发读操作也是在赋予地址的下一个时钟且adv有效时,在一个时钟之后输出下一地址的数据。所以,与管道突发类型相比,整体上形成缩短了一个时钟的操作波形。
图 同步突发式sram的突发读操作
图中,在利用adsp的突发读操作之后,追随利用adsc的单一读周期。在不需要(已经指示到最终地址)adv有效的过程中,由于下一地址被赋予,因此第4次的数据的读操作与赋予下一个存取地址的adsc将同时进行。
欢迎转载,信息来源维库电子市场网(www.dzsc.com)