TD-SCDMA终端综合测试仪物理层的设计与实现
发布时间:2007/4/23 0:00:00 访问次数:766
|
您现在的位置:下载 ,1567768K | TMS320C6416 的货源和报价 TMS320C6416 的相关技术信息 | 其他型号 | 深圳市金尔正电子有限公司联系人:许小姐/赖小姐/丁先生 电话:0755-83692756/83692746/83692230 | 北京显周科技有限公司联系人:销售部 电话:010-51653931 | 陕西星电科技发展有限公司(深圳办事处)联系人:洪先生 电话:0755-83611220 | 北京天地纳源科技有限公司联系人:师小姐 电话:86 010-82628739 | |||
>>更多供应商 |
TD-SCDMA终端综合测试仪物理层的设计与实现
TD-SCDMA产业链规模发展迅速。随着3G牌照发放日益临近,摆在终端制造商面前的难题是如何保证量产后终端的质量,所以,终端生产线在线测试问题亟待解决。
TD-SCDMA终端综合测试仪提供了解决方案。它的主要功能是测试生产线上每台终端能否支持特定的业务。TD-SCDMA终端综合测试仪的实现十分复杂,它必须实现3GPP空中接口中物理层、部分MAC、RLC和RRC层功能以及模拟部分CS域或PS域核心网功能。由于物理层是实现终端综合测试仪系统的重点和难点,本文将解决关键的物理层设计与实现问题。
物理层的主要功能是完成3GPP协议25.221~25.224规定的功能,包括传输信道向物理信道映射、编码与复用、调制和扩频以及物理层过程。不同于一般NodeB的物理层,终端综合测试仪的物理层还要完成射频数据采集任务,它是测量算法测试终端射频指标的依据。
硬件平台设计与实现方案
物理层硬件架构
TD-SCDMA物理层采用通用DSP加FPGA架构,如1所示。
TD-SCDMA物理层硬件架构,一般有两种选择,使用ASIC芯片或者采用通用FPGA+DSP。硬件架构决定了设计与实现周期、系统的可扩展性等因素。基于ASIC的实现方案具有低功耗、低成本的特点,但开发周期长、灵活性差,适合生产批量大的系统。基于通用FPGA+DSP软件的实现方案具有开发周期短、可扩展性好等优点,但硬件成本高,适合小批量产品。
考虑到本系统的市场定位,第二种方案更加合适。同时选用高性能DSP处理芯片,用来完成一般用FPGA完成的操作,如扩频。DSP芯片选择德州仪器的TMS320C6416处理器,其参数如下:主频1 GHz,二级缓存2MB,配备维特比协处理器(VCP)和Turbo码译码协处理器(TCP)。
物理层接口设计
图1所示的硬件架构在一块标准尺寸为1U的12层印刷电路板(基带板)上实现。与物理层接口的L2、L3协议栈,核心网络部分以及射频测量算法在标准尺寸为3U的NI嵌入式控制器中实现(图1未标出)。另外与物理层接口的是AeroFlex射频单元(图1未标出)
|
您现在的位置:下载 ,1567768K | TMS320C6416 的货源和报价 TMS320C6416 的相关技术信息 | 其他型号 | 深圳市金尔正电子有限公司联系人:许小姐/赖小姐/丁先生 电话:0755-83692756/83692746/83692230 | 北京显周科技有限公司联系人:销售部 电话:010-51653931 | 陕西星电科技发展有限公司(深圳办事处)联系人:洪先生 电话:0755-83611220 | 北京天地纳源科技有限公司联系人:师小姐 电话:86 010-82628739 | |||
>>更多供应商 |
TD-SCDMA终端综合测试仪物理层的设计与实现
TD-SCDMA产业链规模发展迅速。随着3G牌照发放日益临近,摆在终端制造商面前的难题是如何保证量产后终端的质量,所以,终端生产线在线测试问题亟待解决。
TD-SCDMA终端综合测试仪提供了解决方案。它的主要功能是测试生产线上每台终端能否支持特定的业务。TD-SCDMA终端综合测试仪的实现十分复杂,它必须实现3GPP空中接口中物理层、部分MAC、RLC和RRC层功能以及模拟部分CS域或PS域核心网功能。由于物理层是实现终端综合测试仪系统的重点和难点,本文将解决关键的物理层设计与实现问题。
物理层的主要功能是完成3GPP协议25.221~25.224规定的功能,包括传输信道向物理信道映射、编码与复用、调制和扩频以及物理层过程。不同于一般NodeB的物理层,终端综合测试仪的物理层还要完成射频数据采集任务,它是测量算法测试终端射频指标的依据。
硬件平台设计与实现方案
物理层硬件架构
TD-SCDMA物理层采用通用DSP加FPGA架构,如1所示。
TD-SCDMA物理层硬件架构,一般有两种选择,使用ASIC芯片或者采用通用FPGA+DSP。硬件架构决定了设计与实现周期、系统的可扩展性等因素。基于ASIC的实现方案具有低功耗、低成本的特点,但开发周期长、灵活性差,适合生产批量大的系统。基于通用FPGA+DSP软件的实现方案具有开发周期短、可扩展性好等优点,但硬件成本高,适合小批量产品。
考虑到本系统的市场定位,第二种方案更加合适。同时选用高性能DSP处理芯片,用来完成一般用FPGA完成的操作,如扩频。DSP芯片选择德州仪器的TMS320C6416处理器,其参数如下:主频1 GHz,二级缓存2MB,配备维特比协处理器(VCP)和Turbo码译码协处理器(TCP)。
物理层接口设计
图1所示的硬件架构在一块标准尺寸为1U的12层印刷电路板(基带板)上实现。与物理层接口的L2、L3协议栈,核心网络部分以及射频测量算法在标准尺寸为3U的NI嵌入式控制器中实现(图1未标出)。另外与物理层接口的是AeroFlex射频单元(图1未标出)