FPGA-DSP 瞄准目标：用得起的DSP 性能

发布时间:2008/5/27 0:00:00 访问次数:479

　　fpga-dsp性能揭秘

　　在无线基站等高性能 dsp应用中，考虑将 fpga 用作处理引擎者日益增多。在这些应用中，fpga 既可与 dsp处理器一争高下，亦可与之比翼齐飞。

　　有了更多选择，就意味着系统设计者有必要了解高端fpga的信号处理性能，其中既包括fpga之间的性能对比，也包括与高端 dsp 处理器的性能对比。遗憾的是，最常用的性能数字非但有失可靠、含混不清，而且常常是矛盾百出。

　　例如，因为 dsp 应用常常在很大程度上依赖乘法累加 (mac) 运算，所以 dsp 处理器和 fpga 供应商有时用每秒mac运算次数的峰值作为简单度量来比较数字信号处理性能。但 mac流量对于 fpga 和 dsp 二者都同样是糟糕的性能预测值。我们来分析几个原因。

　　简单度量显露缺憾

　　fpga的mac性能数字常常假设硬连线 dsp 器件是在其可能的最高时钟速率下工作。但实际上，典型fpga设计的工作速率都比较低。另外，使用硬连线器件并非在fpga上执行mac运算的唯一方法，您可以使用可编程逻辑资源和分布式算法获得更大的mac流量。与仅使用硬连线器件相比，这种方法可产生更高的mac流量。

　　另一个考虑因素是，除了mac运算，典型的dsp应用还依赖许多其他运算方法。例如，viterbi解码就是在完全不使用mac的电信应用中使用的一种关键 dsp 算法。

　　另一种评价信号处理性能的方法是使用常用的dsp函数，如fir滤波器函数。但此方法也有缺点。其中一个问题是，每个供应商在使用这样的函数时，实现方法往往不同，他们可能使用不同的数据宽度、不同的算法或不同的实现参数(如延时参数)。这意味着不同供应商的结果通常是不可比的。

　　再者，较小的核函数通常对fpga基准测试无效，因为在完整 fpga 应用中实现函数的方法常常与单独实现该函数的方法大相径庭。相反，对于处理器来说，这些小型基准测试往往颇能预测dsp应用的总体性能。最后，处理器或 fpga 供应商实施的基准测试常常缺乏独立验证，这使工程师们很难在器件之间做出自信的比较。

　　独立基准测试填补空白

　　最近，bdti 使用 bdti 通讯基准测试 (ofdm) 对若干新型高性能 fpga 和 dsp 处理器进行了评价，此报告结论在 dsp 系统设计者中引起了极大关注。该报告包括两套基准测试结果：高容量结果(为支持每芯片最大通道数而优化)和低成本结果(针对每通道最低成本而优化)。图1所示为一个 xilinx virtex-4 sx25 fpga 和一个典型高性能 dsp处理器的规范化低成本结果。

　　图1 bdti通讯基准测试(ofdm)bdti验证的性价比优化结果

　　此基准测试结果显示，virtex-4 sx25器件的成本效益比典型的高性能 dsp处理器高出一个数量级。

　　当然，仅基准测试结果还不足以回答是否在新系统设计中使用 fpga 或选择哪种 fpga的问题。设计者必须了解处理引擎的选择对开发流程、实现难度和系统设计有何影响。

　　sparten-dsp：瞄准用得起的dsp性能

　　在 dsp 市场中，并不总是那些最快的、最便宜的或最节能的处理器才能胜出：对于每个范畴都能应付自如的平台，才能稳操胜券。在高密度virtex系列之外，xilinx今年4月第一次推出了基于低成本系列的spartan-3a dsp。spartan-3a dsp实现了32gmac/s、高达2200mbps的内存带宽和更小的体积。对于以下种种应用来说，充分满足了其要求：单通道微微蜂窝无线基站中的数字前端(dfe)和基带解决方案；军用移动软件定义无线电(sdr)；超声波系统；驾驶员助手/媒体系统；高清晰度视频；智能ip摄像机。

　　spartan-3a dsp不仅拥有高达53712个逻辑单元、2268kb的block ram、373 kb的分布式 ram、519只i/o 引脚、安全专用 devicedna、新开发的休眠/悬挂式电源管理功能，提供了足够的集成空间，使得价位/性能/功耗的比率降至更低。除此之外，还有基于 fpga的 dsp 解决方案所固有的优点：通过设计上的灵活性和更快的上市时间实现低风险。

　　针对dsp而优化的 spartan fpga

　　spartan-3a dsp的核心是xtremedsp dsp48 slice的一个修订版本—dsp48a。dsp48 slice最初是随着virtex-4 fpga的发布而推出的，它具有“面向应用的组合模