时钟频率为1kHz的时钟，而晶振时钟的频率为8192kHz，晶振时钟与所需的时钟频率恰巧是8192倍的整数倍关系，因此需要对8192kHz的晶振时钟进行8192分频来获得所需要的时钟。

根据整数倍分频器的设计方法原理，通过ISE9.1逻辑设计工具，利用VHDL硬件描述语言来进行8192分频的分频器设计。然而8192又是偶数，所以需要设计的是偶数分频器。对设计的内容通过Modelsim6.5仿真软件进行仿真验证。

当8192kHz的晶振时钟输入8个时钟，系统输出1个时钟，即一个1kHz频率的时钟。

第二，执行速度快。由于操作系统和应用软件都复制到DRAM，由RAM来执行可以达到最快的速度。当然这要求DRAM具有相当大的容量。此外，断电时需要先将机器的状态保存到非易失性存储器中去，因此该过程速度较慢。

第三，功耗比较大。PC模式主要考虑的是达到最高的性能，没有考虑降低功耗。

SRAM的待机功率比较小，这一点对于依靠电池供电的系统非常重要。

另外，作为非易失性存储器，闪存已经取代了EPROM。装置有小型微处理器的系统，通常都是直接从闪存中读取启动编码/OS/应用程序，并执行的。因此闪存内需要有随机存取的接口，所以只有NOR-型的闪存才能用。

程序设计中采用计数器来实现，当计数器值为0-((n/2)-1)=-4095时，输出时钟信号进行翻转，同时给计数器一个复位信号，使下一个时钟上升沿到来时，计数器重新开始计数，不断循环下去。