65纳米产品CPF和统一功率格式(UPF)的RTL-to-GDSII流程

发布时间:2022/1/18 13:28:01 访问次数:929

Talus IC实现系统已得到进一步增强，可支持通用功率格式（CPF）。通过加入CPF支持功能，Talus成为了首个可同时支持CPF和统一功率格式（UPF）的RTL-to-GDSII流程。两种格式均允许一次性获取规格要求并将其贯穿应用于整个流程中，可实现更好更快的低功耗集成电路（IC）实现。

通过提供两种格式支持，微捷码使得设计师能够灵活地选择最适合其设计的低功耗格式，同时还提供了各种先进的低功耗设计功能，可将功耗降至最低、最大程度提高结果质量（QoR）并减少迭代。

微捷码的开放式架构和统一数据模型简化了在Talus RTL-to-GDSII环境中CPF的应用。

单芯片DAC和ADC中配置的数字上变频器(DUC) DSP模块和数字下变频器(DDC) DSP模块。图2是DUC和DDC框图示例，说明了这些数据通道常用的内部结构。这些DUC和DDC模块有许多用途：

与数字接口的数据速率相比，内插(DUC)和抽取(DDC)转换器的采样速率。

转化即将合成的DAC数据(DUC)和数字化ADC数据(DDC)的频率。

将接口的数字数据发射导向基带处理器(BBP)。

为每个通道实现数字增益，产生更接近系统满量程值的码值。

支持注入简单的数字音调，无需数字数据链路，便能简化系统快速启动。

将每个通道的相位对齐通用基准。

65纳米产品采用的是锁相环路 (PLL) 而非延迟锁相环 (DLL) 技术，其可使数据有效窗口扩展 35%，以帮助客户缩短开发时间、节约开发成本。

每款产品均提供不同 I/O 宽度（x18 或 x36）、突发长度（B4 或 B2）和延迟（1.5、2.0 或 2.5）的多种配置标准。65 纳米的 72-Mbit SRAM 采用标准的 165 引脚微间距球栅阵列 (FBGA) 封装，为便于技术移植，其可与现有的 90纳米 QDR和 DDR 器件引脚兼容。

65 纳米线宽的 Quad Data Rate (QDR) 和 Double Data Rate (DDR) SRAM 器件样品。