SN54LS375AJ触发器电路的动态特性参数

发布时间:2020/1/17 12:36:22 访问次数:2418

SN54LS375AJ阻塞型赋值语句①。所使用的赋值符分别为“=”和“<=”,通常称“=”为阻塞赋值符,“ui”为非阻塞赋值符。在串行语句块中,阻塞型赋值语句按照它们在块中排列的顺序依次执行,即前一条语句没有完成赋值之前,后面的语句不能被执行,换言之,前面的语句阻塞了后面语句的执行,这与在一个公路收费站,汽车必须排成队顺序前进缴费有些类似t例如,下面两条阻塞型赋值语句的执行过程是:首先执行第一条语句,将A的值赋给B,接着执行第二条语句,将B的值(等于A值)加1,并赋给C,执行完后,C的值等于A+1。

为了改变这种阻塞的状况今Verilog提供了由“<=”符号构成的非阻塞型赋值语句。非阻塞型语句的执行过程是:首先计算语句块内部所有右边表达式的值,然后完成对左边寄存器变量的赋值操作,这些操作是并行执行的。例如,下面两条非阻塞型赋值语句的执行过程是;首先计算所有表达式右边的值并分别存储在暂存器中,即A的值被保存在一个暂存器中,而B+1的值被保存在另一个暂存器中,在begin和end之间所有非阻塞型赋值语句的右边表达式都被同时计算并存储后,对左边寄存器变量的赋值操作才会进行。这样,C的值等于B的原始值(而不是A的赋值)加1。

综上所述夕阻塞型赋值语句和非阻塞型赋值语句的主要区别是完成赋值操作的时间不同,前者的赋值操作是立即执行的,即执行后一句时,前一句的赋值已经完成;而后者的赋值操作要到顺序块内部的多条非阻塞型赋值语句运算结束时,才同时并行完成赋值操作,一旦赋值操作完成,语句块的执行也就结束了c.需要注意的是,在可综合的电路设计中9一个语句块的内部只允许出现唯一一种类型的赋值语句,而不允许阻塞型赋值语句和非阻塞型赋值语句二者同时出现。在时序电路的设计中)建议采用非阻塞型赋值语句。

锁存器和触发器的Veri|og建模实例,本节给出一些锁存器和触发器的行为级描述实例。例5.5.1是D锁存器,系Non~Blocking Assignment Statcmcnt的译称。

用yerFrog HDL描述锁存器和触发器,能端IE应输人的波形和相应0的波形,触发器的电路结构和工作原理.

触发器的逻辑电路如图题5.3,1所示,确定其属于何种电路结构的触发器并分析工作原理。