串联电阻匹配终端,匹配电阻放在驱动源端附近,它不会产生额外的功率消耗,但会减慢信号的传输速率。这种方式用于时间延迟影响不大的J总线驱动电路。 MC56F8025VLD串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。最后一种是分离匹配终端,也称戴维南匹配终端,这种方式匹配元器件需要放置在接收端附近。其优点是不会拉低信号,并且可以很好地避免噪声干扰。

   如果很好地解决信号完整性问题,将改善PCB的EMC特性。其中保证PCB有 很好的接地是非常重要的。对复杂的设计采用一个信号层配一个地线层是十分有效地方法。此外,使电路板的最外层信号的密度最小也是减少电磁辐射的有效方法, 这种方法可以通过采用“表面积层” (Build-up)技术设计制作PCB来实现。表 面积层通过在普通工艺PCB上,增加薄绝缘层和用于贯穿这些层的微孔的组合来 实现,电阻和电容可以埋在表层下,单位面积上的走线密度会增加近一倍,因而可 降低PCB的总面积。PCB面积的缩小对走线的拓扑结构有巨大的影响,这意味着缩小的电流回路,缩小的分支走线长度。电磁辐射近似正比于电流回路的面积,因 此可以有效减少电磁辐射。

   为减小集成电路芯片电源引脚上的电压瞬时过冲,应添加去耦电容。这可以有 效去除电源上毛刺的影响,并减少在PCB上的电源环路的辐射。 当去耦电容直接连接在IC的电源引脚上,而不是连接在电源层上时,其平滑 毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容,而有的器件要求 去耦电容与器件的距离要足够小。

   此外,对于终端匹配元器件的封装方式和安装方式也必须考虑。通常表面贴装(SMD)元器件比通孔元器件具有较低的电感,所以SMD元器件为首选。如果选择普通直插电阻也有两种安装方式可选:垂直方式和水平方式。

   垂直安装方式中电阻的一条安装引脚很短,可以减少电阻和电路板间的热阻,使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移,在最坏的情况下电阻开路,造成PCB走线终端匹配失效,成为潜在的失败因素。