⒛07年1月27日,Intel公司宣布在45nm技术节点采用高乃介质和金属栅极并进人量产,这是自20世纪60年代末引人多晶硅栅极后晶体管技术的最大变化。JM38510/11005BCA很快地,IBM公司于2007年1月30日也宣布用于生产的高乃介质和金属栅极技术。在32nm和28nm技术节点,已经有越来越多的公司采用这一技术。

   器件尺寸按摩尔定律的要求不断缩小,栅极介质的厚度不断减薄,但栅极的漏电流也随之增大。在5.0nm以下,Sio2作为栅极介质所产生的漏电流已无法接受,这是由电子的直接隧穿效应造成的。对SiO2进行氮化,生成⒊ON可以使这一问题得以改善,但是在90nm

节点后,如图4.6所示,由于栅极漏电流过大,即使采用Si()N也难以继续减薄了如何选择高乃介质呢?首先高的乃值是一个主要的指标。表4.6列出了候选的介质和它们的芡值。根据材料的化学成分、制备方法和晶体结构等条件的不同,同一种材料可能具有不同的屁值。

   除了高的乃值,介质同时还必须考虑材料的势垒、能隙、界面态密度和缺陷、材料的化学和热稳定性、与标准CMOS工艺的兼容性等因素。Hf02族的高乃介质是目前最有前途的选择之一(其次是zrO2族的高乃介质)。在高花介质研究的前期,介质与多晶硅栅极的兼容性一直是一个问题。由于在HfO2和多晶硅界面上形成Hf Si键合,即界面存在缺陷态,使得无法通过多晶硅的掺杂调节器件的开启电压(Vt),这被称为“费米能级的钉扎”。