但是,当状态发生变化时,会有一段时间Q3和Q4同时导通,这时在电源与地之间形成短暂的低阻抗,产生30~100n1A的尖峰电流[当门输出从低变为高时, LFE2-70SE5FN676C电源不仅提供短路的电流,还要给寄生电容提供充电的电流.使这个电流的峰值更大。由于电源线总是有不同程度的电感,囚此当发生电流突变时。会有感应电压,这就是电源线上出现的噪声。当电源线上产生尖峰时,地线上必然也流过这个电流,由于地线也总会有不同程度的电感,因此也会感应出电压,这就出现了地线噪声,特别是对周期信号的电路来说,噪声尖峰更加集中,如图5.16所示。

   去耦电容是克服产生尖峰噪声的一种方法。当所有的信号引脚工作于最大容量负载下同时开关时,去耦电容还提供给元件在时钟和数据变化期间正常工作所需的动态电压和电流。去耦是通过在信号线和电源平面间提供一个低阻抗的电源来实现的。在频率升高到自谐振点之前,随着频率的提高,去耦电容的阻抗会越来越低,这样,高频噪声会有效地从信号线上泄放,这时余下的低频射频能量就没有什么影响了。

   0.1uF电容和0.01uF电容是当今高速电路设计中最常用的去耦电容。一般表贴裸电容的自谐振点基本不会超过500MHz,0.01uF的表贴裸电容的自谐振点基本在50~150MHz之间,而且在实际的PCB应用中,引线电感、过孔等的存在会进一步降低去耦电路的谐振点。这样使得不可能去耦电容选得越小,去耦频率就会无限制地高。实际应用中引线电感的存在使再小的电容的去耦频率上限也不会超过300MHz。这也是很多电路中即使工作频率再高,其去耦电容最小也只用0.01uF的原因。对于相同容值的电容并联,引线电感和寄生电感并联后会减小,使得整体的阻抗会呈下降趋势,这有利于去耦电容工作频率的升高。两个等值的去耦电容在器件门电路翻转时,可以在相同的时间内提供更多的能量。另外,在多层PCB设计中依靠电源平面和地平面组成的板间电容,有着超低ESL的特点,它是高频电路设计电源去耦的重要手段。