作为良好的抗静电放电干扰设计,有必要做一些补充说明。在图3,41所示的电路中, K7N403609B-PC20当静电放电点在设备的金属外壳上时,由于金属外壳本身存在不良搭接及孔缝,当静电放电电流流经不良搭接及孔缝时,必然产生压降Δσ,此压降对接地的电路产生直接的影响,即使是不接地的内部电路(即没有图3.41中的粗线),也会因为容性耦合对电路产生影响(即此时红线部分连接被寄生电容代替)。同时,如果孔缝尺寸与静电放电信号频率的波长可以比拟,也会廖为缝终天线而发射静电放电电流的电磁能量。

   图3.41 静电电流引起的辐射

   因此,作为静电放电的泄放路径来说,必须保持低阻抗。否则,可能有电弧通过电子线路形成的更低阻抗的通路。高频时由于趋肤效应,阻抗会有所增加,可以通过增加表面积来缓解这一问题。什么是EMC中的低阻抗呢?实践证明,具有长宽比小于3的完整(没有缝隙、没有开孔)金属平面可以很好地满足静电放电泄放。