CPLD器件和FPGA器件的编程、适配与边界扫描测试技术

   编程与适配 K9F1G08U0D-SCB0

   CPLD器件为EEPROM或FLAsH工艺,被编程后非易失。向CPLD器件内烧写电路结构信息称为编程lProgram)。

   FPGA器件内部为sRAM工艺,断电后编程信息立即丢失;每次上电,要重新载入编程信息;对FPGA器件的编程称为配置(或适配Coll丘gurel。

编程或适配习惯上又叫做下载ldownload),通过下载平台及下载电缆实现。

   边界扫描测试规范及编程标准

   随着微电子技术、微封装技术和印制电路板制造技术的发展,印制电路板面积变小,元件密度变大,复杂程度增高。若沿用传统的外探针测试法和“针床”,难于实现对芯片和电路板的全面测试。

   ⒛世纪80年代,联合测试行动组(JTAG)开发了边界扫描测试(Botlndary scan Tes“ng,BsT)技术规范,目前的版本为IEEEl1496。该规范提供了测试电路板上cPLD及FPGA器件的软/硬件方法,规定要使用米。bsm文件,该文件描写了被测试器件的边界扫描测试属性,用边界扫描描述语言描写σhe Boundary-scan Dcscription Language,BSDL语言,属于VHDL的一个子集);硬件上规定要用JTAG下载电缆(可边界扫描测试),有的还要用专用的JTAG自动测试仪,因此,适用于大批量AsIC制造用。

   下载电缆的计算机一侧,有利用计算机的DB25并口,也有利用计算机的USB串口,另一端是连接用户板的CPLD或FPGA,用的都是HEADER5×2的10芯插头座,具体信号规范可以查阅CPLD、FPGA器件公司的下载操作技术资料。