数字电路逻辑电平的测量
发布时间:2017/12/23 18:57:38 访问次数:1080
一般情况下,数字电路只有高低两种电平,如TTL与非门电路,0,8以下为低电平,1.8V以上为高电平。 SD101BWS电压在0,8~1.8V范围内时电路状态是不稳定的,因此该电压范围是不允许的。数字电路不同,高低电平界限也有所不同,但相差不多。
在测量数字电路的静态逻辑电平时,先在输入端加入高电平或低电平,然后再测量各输出端的电压是高电平还是低电平,并做好记录。测量完毕后判断是否符合该数字电路的逻辑关系。若不符合,则要对电路各引脚进行一次详细检查,或者更换该集成电路。
一般情况下,数字电路只有高低两种电平,如TTL与非门电路,0,8以下为低电平,1.8V以上为高电平。 SD101BWS电压在0,8~1.8V范围内时电路状态是不稳定的,因此该电压范围是不允许的。数字电路不同,高低电平界限也有所不同,但相差不多。
在测量数字电路的静态逻辑电平时,先在输入端加入高电平或低电平,然后再测量各输出端的电压是高电平还是低电平,并做好记录。测量完毕后判断是否符合该数字电路的逻辑关系。若不符合,则要对电路各引脚进行一次详细检查,或者更换该集成电路。
上一篇：集成电路静态工作点的测试
上一篇： 动恋测试与调整
相关技术资料- 12-23数字电路逻辑电平的测量
公网安备44030402000607
