输出端不允许直接接地或直接接+5V电源,否则将损坏器件,有时为了使后级电路获得较高的输出电平,允许输出端通过电阻R接至Vc・c,一般取电阻R=3~5.1kΩ。Z8FMC08100QKEG

    CMOS集成电路的使用规则

   CMOS电路有很高的输人阻抗,给使用者带来一定的麻烦,即外来的干扰信号很容易在一些悬空的输人端上感应出很高的电压,导致器件损坏。CM()S电路的使用规则如下:

    (1)⒕D接电源正极,y甾接电源负极(通常接地),不得接反。4000系列的电源允许电压在3~18V范围内选择,实验中一般要求使用+5~+15V电源。

   (2)所有输人端一律不准悬空,闲置输入端的处理方法:

   ①按照逻辑要求,直接接V「D(与非门)或Vss(或非门);

   ②在工作频率不高的电路中,允许输入端并联使用。

   (3)输出端不允许直接与VnD或V§连接,否则将导致器件损坏。