在应力记忆技术发展初、中期,人们普遍认为氮化硅的本征应力对应力记忆效应有至关重要的影响。TC4428EOA因而,SMT所用的氮化硅的主流工艺通常呈现高频电源功率较小,N2比例较大,沉积温度较高的特点,这种工艺所制备的氮化硅应力可达1GPa以上「26]。但随着应力记忆机理逐渐得到澄清,很多人开始关注高温退火之后氮化硅的应力变化L27]以及产生的塑性形变大小[26~2引。对于氮化硅薄膜自身特性的研究重新成为热点话题,有人提出用低拉应力氮化硅[26],甚至是压应力氮化硅[27],取代传统的高拉应力氮化硅。这种方案的优点在于退火之后的应力变化非常显著,在本征应力的基础上可以有1.2GPa以上的应力跃升「26″7|,这种变化不但可以比传统的应力记忆效应更好地提升NMOS的器件性能,甚至可以降低SMT对图形尺寸分布的依赖性[27],并且不需要通过光刻、刻蚀的额外工序来去除PMOS区域的氮化硅薄膜「26卩。甚至为了进一步降低最终的氢含量、提高拉应力,有人研究出沉积加等离子体处理,以及沉积加紫外光照射的复合工艺,这一探索在后面将要讲到的高应力氮化硅刻蚀阻挡层技术中,被广泛应用。

   作为一种新兴的应力工程,SMT对NM(DS器件性能的提升有着极其重要的贡献,但其自身仍处于不断的完善之中,其中氮化硅的I艺优化日益得到业界学者的重视。不得不提的是,尽管SMT是90nm以下(尤其是65nm节点以下)不可或缺的利器,但应用这种技术仍然存在不少风险,主要体现在I艺复杂性、漏电流加剧、器件可靠性恶化等方面。