对MOS管来说,阈值电压(VT)可定义为使硅表面处在强反型状态下所必需的栅压。栅电极可控范围是它下面极薄的沟道区,注人杂质可看做全包含在耗尽层内。FGH50T65UPD在芯片制造中,n沟道耗尽型MOSFET容易制造,而且n沟道增强型的阈值电压可以做得较低。但对于p沟道来说,用普通工艺制造耗尽型MOSFET就不那么容易了,且对于p沟道增强型MOS管来说,降低MOSFET的阈值电压也较困难。

   能够降低许值的方法很多,但每一种工艺本身都有一定的限制,不可能任意控制Vl值。离子注人降低MOS管阈值电压的工艺简单易行――-在栅氧化膜形成之后,通过薄的栅氧化层进行沟道区域低剂量注人,然后经过适当退火便能达到目的。

   但也会使pn结耗尽层的延伸区增大,使p沟道MOS器件发生多种现象。并且使器件场氧化物阈值电压降低,容易发生寄生场效应,进而将会破坏整个集成电路的正常工作。作为MOS集成电路可靠性的一个指标,场氧化物阈值电压(或叫厚膜开启电压)和器件阈值电压(也叫薄膜开启电压)之比越大越好。采用离子注入技术,向p型沟道区域注人P`使沟道lx^域电阻率提高,降低器件阈值V・f;向场区注人相反的离子如卩+,使衬底电阻率局部降低,提高场氧化物的阈值电压。这样不仅可以使器件的阈值电压降到很低,而且大大提高了场氧化物阈值电压与器件阈值电压之比。

   在采用普通扩散方法制造MOS晶体管的工艺中,都是先形成源区和漏区,再制作栅电极。是自对准金属栅结构示意图。在这种工艺中,为了避免光刻所引起的栅与源、栅与漏衔接不上的问题,提高成品率,在光刻版图的设计上就有目的地使栅源、栅漏之间交叠(据光刻技术可达到的对准精度而定)。由于交叠而引起栅漏之间存在很大的寄生电容,从而使M(B晶体管的高频特性变坏。