时钟信号布线不能平行走得太长,否则会产生串扰从而导致电磁干扰增大。AD823AR一个较好的办法是确保这些线之间的间距不小于线宽。

   在设计图形卡内存子系统时,必须确保时钟线远离任何PC的I/0连接器,距离保持在至少2.5h以上。这些连接器包括并行端口、串行端口、键盘连接器和监视器连接器等。在I/O连接器周围设置地隔离沟的方式可以将共模辐射限制到最小。对于高频共模辐射的抑制,推荐使用具有合适阻抗特性的铁氧体组件,由于铁氧体的阻抗随频率而变化,在高频区域铁氧体的特征更接近一个电阻而不是电感,并且铁氧体的电阻损耗可用于消除辐射。

   对外部或内部时钟源使用ⅤD】l去耦电容可以降低电磁干扰,去耦电容的布局对于降低时钟源组件封装的发射来说非常重要,所有电容都应该布局在离ⅤDD引脚⒛血l的范围以内。去耦电容的值是根据电容的谐振频率来定,对于较高频率时钟发生器而言,100~1000pF的电容比较合适。