ADC0809具有三态锁存器
发布时间:2016/7/21 21:45:17 访问次数:909
ADC0809具有三态锁存器,8位数据输出可直接与数据总线相连。地址译码引脚C、B、A与地址总线A2、A1、A0相连以选通8个输入通道中的一个。 P1010NSN5HHB图中P2.7作为片选信号,在启动A/D转换时,由WR和P2,7控制ADC的地址锁存和转换启动,由于ALE利sTART连在一起,因此本例中,锁存地址的同时启动转换。
根据MOVX时序与图10.11电路可知,TZ【LS3%锁存的是P0口信息,在执行MOVX @DHR,A指令时,在ALE第二个下降沿(CPU与外RAM通信),⒎Ls3%锁存P0口信息是DPL,则Q2~Q0是DPL的低3位,在WR上升沿到时,Q2~Q0仍保持不变,那么ADC08∞在ALE下降沿(在”,7〓0时,即WR上升沿)锁存的通道地址就是DPL的低3位,故DPTR的低3位决定通道选择。例如,通道1的选择及ADC08⒆启动程序如下:
ADC0809具有三态锁存器,8位数据输出可直接与数据总线相连。地址译码引脚C、B、A与地址总线A2、A1、A0相连以选通8个输入通道中的一个。 P1010NSN5HHB图中P2.7作为片选信号,在启动A/D转换时,由WR和P2,7控制ADC的地址锁存和转换启动,由于ALE利sTART连在一起,因此本例中,锁存地址的同时启动转换。
根据MOVX时序与图10.11电路可知,TZ【LS3%锁存的是P0口信息,在执行MOVX @DHR,A指令时,在ALE第二个下降沿(CPU与外RAM通信),⒎Ls3%锁存P0口信息是DPL,则Q2~Q0是DPL的低3位,在WR上升沿到时,Q2~Q0仍保持不变,那么ADC08∞在ALE下降沿(在”,7〓0时,即WR上升沿)锁存的通道地址就是DPL的低3位,故DPTR的低3位决定通道选择。例如,通道1的选择及ADC08⒆启动程序如下:
相关技术资料- 7-21ADC0809具有三态锁存器
热门点击
- 外部中断0中断请求标志位。
- TDDB效应的击穿机制
- 轻掺杂源漏(LDD)
- 等比例缩小的3个规则
- 界面态的产生过程
- ADC0809工作原理
- MOs管的实际版图
- MOsFET的阈值电压
- 说明动态RAM和静态RAM的主要区别
- 单片机的特点及应用领域
推荐技术资料
- 硬盘式MP3播放器终级改
- 一次偶然的机会我结识了NE0 2511,那是一个远方的... [详细]
公网安备44030402000607
