位置:51电子网 » 技术资料 » EDA/PLD

芯片制造过程中特别容易产生静电放电

发布时间:2016/6/15 21:19:36 访问次数:1364

   芯片制造过程中特别容易产生静电放电,因为芯片加工通常是在较低的湿度(典型条件为40%±10%)环境条件下进行的,这种条件容易生成较高级别的静电荷, CY7C128-45DMB虽然增加相对湿度可以减少静电荷生成,但也会增加潮湿带来的污染,因而这种方法并不实用。

   尽管静电放电发生时转移的静电总量通常很小(纳库伦级别),然而放电的能量积聚在芯片上很小的一个区域内。发生在几纳秒内的静电放电能产生超过1A的峰值电流,导致金属连线烧毁和穿透氧化层,成为栅氧化层击穿的原因。

    静电对元件的封装区域也有特别的影响,这样就要求在敏感的元器件(如大矩阵内存)的加工和运输中采用防静电装置。光刻掩膜工艺的掩膜版对静电放电也非常敏感。放电可气化并损坏镀铬掩膜层。有些设备故障也与静电有关,特别是机械手、晶圆传送器、测量仪器。晶圆通常由PFA材料制的机械手送入设备中。这种材料是防化学腐蚀的,但不导电。静电存在晶圆里,但无法从机械手泄放。当机械手靠近设备的金属部分时,晶圆表面的静电就会对设备放电,产生的电磁干扰就会影响设备的正常工作。

   静电控制包括防止静电堆积和防止放电两个方面,防止静电堆积可使用防静电服、防静电周转箱和防静电存储盒。防止静电放电的方法包括使用电离器和使用静电接地带,电离器一般放在HEPA过滤器的下面,中和过滤器上堆积的静电,也包括人员的接地腕带和工作台接地垫等。



   芯片制造过程中特别容易产生静电放电,因为芯片加工通常是在较低的湿度(典型条件为40%±10%)环境条件下进行的,这种条件容易生成较高级别的静电荷, CY7C128-45DMB虽然增加相对湿度可以减少静电荷生成,但也会增加潮湿带来的污染,因而这种方法并不实用。

   尽管静电放电发生时转移的静电总量通常很小(纳库伦级别),然而放电的能量积聚在芯片上很小的一个区域内。发生在几纳秒内的静电放电能产生超过1A的峰值电流,导致金属连线烧毁和穿透氧化层,成为栅氧化层击穿的原因。

    静电对元件的封装区域也有特别的影响,这样就要求在敏感的元器件(如大矩阵内存)的加工和运输中采用防静电装置。光刻掩膜工艺的掩膜版对静电放电也非常敏感。放电可气化并损坏镀铬掩膜层。有些设备故障也与静电有关,特别是机械手、晶圆传送器、测量仪器。晶圆通常由PFA材料制的机械手送入设备中。这种材料是防化学腐蚀的,但不导电。静电存在晶圆里,但无法从机械手泄放。当机械手靠近设备的金属部分时,晶圆表面的静电就会对设备放电,产生的电磁干扰就会影响设备的正常工作。

   静电控制包括防止静电堆积和防止放电两个方面,防止静电堆积可使用防静电服、防静电周转箱和防静电存储盒。防止静电放电的方法包括使用电离器和使用静电接地带,电离器一般放在HEPA过滤器的下面,中和过滤器上堆积的静电,也包括人员的接地腕带和工作台接地垫等。



热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同,EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!