位置:51电子网 » 技术资料 » EDA/PLD

在只创建原理图项目部分文件

发布时间:2016/5/10 20:20:37 访问次数:1391

   (1)在创建原理图和PCB项目部分文件时,必须要求Schematic Capture和PCBLa”ut中选择的区域完全匹配,不能使两部分选择的区域不同,或者只选中原理图区域而没有选中PCB区域。在此模式下,必须先在原理图中导入, H5MS5162EFR-J3M才能保证项目部分元器件不与其他元器件标注发生冲突,这时才能保证I'ayout中放置的是正确的。

   (2)在只创建原理图项目部分文件时,此操作只能在当前设计页,因此不适用于选择区域电路包含子电路或者层次电路的情况,但是在子电路设计时可以采用ImportProject Clip命令导人电路。

   (3)在项目部分文件操作过程中有可能导致电源层丢失,使得PCB Lay°ut在放置时出现网络错误,此时必须在Power Plane Generat°r中进行配置。

   (4)在PCB Layout环境中,如果覆铜区没有完全被包含在选择区域时,则在生成项目部分文件时会被丢失。

   (5)在子电路设计中,如果多个方框图共享一个子电路图,那么将方框图的Circuk属性设置为相同。


   (1)在创建原理图和PCB项目部分文件时,必须要求Schematic Capture和PCBLa”ut中选择的区域完全匹配,不能使两部分选择的区域不同,或者只选中原理图区域而没有选中PCB区域。在此模式下,必须先在原理图中导入, H5MS5162EFR-J3M才能保证项目部分元器件不与其他元器件标注发生冲突,这时才能保证I'ayout中放置的是正确的。

   (2)在只创建原理图项目部分文件时,此操作只能在当前设计页,因此不适用于选择区域电路包含子电路或者层次电路的情况,但是在子电路设计时可以采用ImportProject Clip命令导人电路。

   (3)在项目部分文件操作过程中有可能导致电源层丢失,使得PCB Lay°ut在放置时出现网络错误,此时必须在Power Plane Generat°r中进行配置。

   (4)在PCB Layout环境中,如果覆铜区没有完全被包含在选择区域时,则在生成项目部分文件时会被丢失。

   (5)在子电路设计中,如果多个方框图共享一个子电路图,那么将方框图的Circuk属性设置为相同。


相关IC型号
H5MS5162EFR-J3M
暂无最新型号

热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同,EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!