为了抑制出现在印制线条终端的反射干扰，除了特殊需要之外，应尽可INA157UA/2K5能缩短印制线的长度并采周慢速电路，必要时可加终端匹配，即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。根据经验，对速度较快的TTL电路，其印制线条长于lOcm以上时就应加终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。当使用74F系列的TTL电路时，匹配电阻可采用330Q，其等效的终端阻抗为165Q。

   为了避免高频信号通过印制导线产生的电磁辐射，在印制电路板布线时，还应注意以下要点。

   1)尽量减少印制导线的不连续性，例如，导宽度不要突变，导线的拐角大于90。，禁止环状走线等，这样也有利于提高印制导线耐焊接发热的能力。

   2)时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近，不要在长距离内与信号线并行。

   3)总线驱动器应紧挨其欲驱动的总线，对于那些离开印制电路板的引线，驱动器应紧挨着连接器。

   4)数据总线的布线应每两根信号线之间夹一根信号地线，最好是紧挨着最不重要的地址引线放置地回路，因为后者常载有高频电流，如图7.6所示。

   5)在印制电路板上布置高速、中速和低速逻辑电路时，应按照图7.7的方式排列器件。