触发器是能够存储1位二进制码的逻辑电路，IC41C16256-35K它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

   基本RS触发器

  由两个与非门交叉耦合构成的基本RS触发器。它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和保持3种功能。通常称S为置“1”端，因为S=O时触发器被置“1”；尺为置“0”端，因为R=O时触发器被置“O”。当S=R=l时状态保持，当S=R=O时为不定状态，应当避免这种状态。

   基本RS触发器的逻辑符号如图3.73(b)所示。二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。

    在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74 LS112双JK触发器，是下降边沿触发的边沿触发器。引脚逻辑图如图3.74所示。JK触发器的状态方程.

   J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q和Q为两个互补输入端。通常把Q=O、Q=l的状态定为触发器“0”状态；而把Q=l，Q=O定为“1”状态。

   JK触发器常被用作缓冲存储器，移位寄存器和计数器。

   CC4027是CMOS双JK触发器，其功能与74LS112相同，但采用上升沿触发，R、S端为高电平有效。