位置:51电子网 » 技术资料 » IC/元器件

测试并验证逻辑功能

发布时间:2014/2/15 19:23:39 访问次数:1570

   操作方法与说明:

     (1)J,K,RtD,StD接电平给定开关插孔,Q接电平显示插孑L,CLK接单脉冲插孑L,NLV32T-820J-PF按功能表(见表3.3.1)测试并验证逻辑功能。

     (2)R乞是给输出Q置“0”的,S,D是给输出Q置“1”的,均为低电平有效。

     (3)RD和S;)可以同为高电平,表示不置数。R:和S:不能同为低电平,既置“o”又置“1”,这是禁止的。

          

     (4)Q’是触发器被触发后的Q端状态。

     (5)当RD是低电平时,输出Q被置为“0”,其操作L一H表示用低电平给输出置“0”后必须回到高电平,触发器才能被触发,否则输出将被锁定在“O”状态。同样,当S;)是低电平时,输出Q被置为“1”,其操作L—H表示用低电平给输出置“1”后必须回到高电平,触发器才能被触发,否则输出将被锁定在“1”状态。

    验证D触发器的逻辑功能

   方法同JK触发器功能验证。

   要求:按照表3.3.2完成功能表Q*的测试,总结功能,填注说明。

   表3.3.2    74LS74 -D觖发器逻辑功能表

         

          


   操作方法与说明:

     (1)J,K,RtD,StD接电平给定开关插孔,Q接电平显示插孑L,CLK接单脉冲插孑L,NLV32T-820J-PF按功能表(见表3.3.1)测试并验证逻辑功能。

     (2)R乞是给输出Q置“0”的,S,D是给输出Q置“1”的,均为低电平有效。

     (3)RD和S;)可以同为高电平,表示不置数。R:和S:不能同为低电平,既置“o”又置“1”,这是禁止的。

          

     (4)Q’是触发器被触发后的Q端状态。

     (5)当RD是低电平时,输出Q被置为“0”,其操作L一H表示用低电平给输出置“0”后必须回到高电平,触发器才能被触发,否则输出将被锁定在“O”状态。同样,当S;)是低电平时,输出Q被置为“1”,其操作L—H表示用低电平给输出置“1”后必须回到高电平,触发器才能被触发,否则输出将被锁定在“1”状态。

    验证D触发器的逻辑功能

   方法同JK触发器功能验证。

   要求:按照表3.3.2完成功能表Q*的测试,总结功能,填注说明。

   表3.3.2    74LS74 -D觖发器逻辑功能表

         

          


相关技术资料
2-15测试并验证逻辑功能

热门点击

 

推荐技术资料

单片机版光立方的制作
    N视频: http://v.youku.comN_sh... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!