逻辑分析仪是依据一个判别电E5017T平来决定被测信号高与低的。如果被测信号在判别电平以上，逻辑分析仪存储为“1”或高电平；如果输入信号在判别电平以下，则存储为“0”或低电平。而具体什么时候将采集到的高、低信号存人存储器则取决于采样时钟。采样时钟也称时基，它可由逻辑分析仪内部提供，也可由被测系统提供。采样后昀存储数据与原来的输入信号主要有以下两点不同：

       由于采样时钟是对电平判别的输出信号进行采样，它只能反映高、低两种电平，而不能反映原输入信号幅度的变化。

       采样后的输出波形，只能在选择时钟作用沿上才发生跳变，而对两个时钟沿之间的波形变化不予理睬。因此，输入波形与判别电平的时刻并不严格等于存储显示信号电平跳变的时刻。基于以上两点不同，如果把逻辑分析仪采集的数据用波形图显示，则所显示的波形已不是原信号波形，故常把显示的波形称为伪波形。时钟有同步时钟和异步时钟两种，下面将分别说明。

       异步时钟,如果采样时钟由逻辑分析仪产生，则称为内时钟或异步时钟。异步时钟的频率是可以选择的，通常异步时钟的频率至少要是被测系统最高信号频率的2倍以上，否则就有可能产生数据，这是逻辑分析仪的一个主要优点。

           大部分逻辑分析仪有两类存储器，即采集存储器和参考存储器。

       采集存储器存储最新获取的数据，当数据从被测电路上获取，信息立刻被存入采集存储器。

       参考存储器存放过去获取的数据。通过比较采集存储器和参考存储器上的数据，可检测被测电路。例如，使用者可将调试过的正确电路的信息事先存人参考存储器，然后通过比较采集存储器和参考存储器的数据，即可了解当前被测电路是否也是正确的。