实验报告要求，试用半加器和B3FS-1000P或门实现全加器，并验证其逻辑功能。

      参考课本及有关资料，设计简单的半减器和全减器，画出电路图和真值表，并验证其逻辑功能。

      用简单的逻辑门设计一个二位二进制数值比较器，画出逻辑电路图，将实验结果填人自制的表中。

      思考题。如何用全加器实现多位数的相加？

      如何用并联方式扩展数值比较器的位数？试用并联方式将5片74LS85组成16位数值比较器，并比较用串联方式扩展数值比较器的位数和用并联方式扩展数值比较器的位数这两种方法。

      如果用4位数值比较器比较两个3位的二进制数，可以有多少种接法？

                                实验原始数据记录

      步骤1：

      根据图3. 66(a)连接电路，测试其逻辑功能，将其测试结果填入表3.58中。

      步骤2：

      根据图3. 67(a)连接电路，测试其逻辑功能，将其测试结果填入表3.59中。