FS6128是PLL时钟发生器
发布时间:2011/7/27 9:35:04 访问次数:639
FS6128 PLL时钟发生器电路的基本特性：
FS6128是在数字视频/音频系统中为将成本和元器件数量降至最低和最少的单片CMOS时钟发生器。
1) 锁相环(PLL)器件综合从晶体振荡器或外部基准时钟输出时钟频率；
2) 芯片调谐电压控制晶体振荡器（压控振荡器）允许精确的系统频率调谐；
3) 典型地用于MPEG-2产生解码时钟；
4）电源电压为3.3V；
5）非常低的相位噪声PLL；
6) 用具有“可拉”的14pF晶体——无外部填充电容要求；
7) 小电路板占位面积。
FS6128 PLL时钟发生器电路的基本特性：
FS6128是在数字视频/音频系统中为将成本和元器件数量降至最低和最少的单片CMOS时钟发生器。
1) 锁相环(PLL)器件综合从晶体振荡器或外部基准时钟输出时钟频率；
2) 芯片调谐电压控制晶体振荡器（压控振荡器）允许精确的系统频率调谐；
3) 典型地用于MPEG-2产生解码时钟；
4）电源电压为3.3V；
5）非常低的相位噪声PLL；
6) 用具有“可拉”的14pF晶体——无外部填充电容要求；
7) 小电路板占位面积。
相关技术资料- 6-18第三代100V双向导通芯片VGaN应用详解
- 6-18NFC技术原理全景概览与发展趋势
- 6-18高效、更节能4kW双向PFC方案特点优势
- 6-18 2mm x 2mm x 0.6mm 封装片上系统（SoC）
- 6-18高精度高带宽磁性角度传感器应用
- 6-18先进封装工艺散热设计MPS 电源模块
- 6-17全新 Mali-G1-Ultra MC12应用详情
- 6-172nm GAA 工艺 Exynos 2600 原型芯片
- 6-17A系列芯片和蜂窝网络调制解调器C1
- 6-17最新一代BPU Nash架构RDK S100
- 6-17 4 核心 Arm Cortex-R52+ MCU应用详解
- 6-17分层决策（大小脑模型）和端到端一体化VLA
公网安备44030402000607
