lattice isplever开发工具中关于ispmach4000系列cpld的一些常用constraint选项要点如下：

　　1． dt_synthesiseda

　　yes: 允许fitter使用宏单元中的t触发器来节省乘积项(pt )资源。建议选yes。

　　2． xor_synthesis

　　yes: 允许fitter使用宏单元中的硬xor门来节省乘积项(pt )资源。

　　当寄存器的输入包含异步输入引脚信号时，由于目前isplever版本优化时考虑不够全面，应避免使用yes选项。否则，最好选yes。

　　3. nodes_collapsing_mode

　　fmax: 该选项以速度性能为目标来优化逻辑。

　　area: 该选项以最佳资源利用率为目标来优化逻辑。

　　speed: 该选项以速度性能为目标且兼顾资源利用率来优化逻辑。

　　一般情况下，如果没有性能要求时，而宏单元占用较多时，可考虑area选项，尤其当utilize clock enable选为no时。如果性能要求为首选时，可先考虑fmax选项。而speed选项在性能上接近fmax选项，但资源利用率比fmax选项好。以上选择方法适合大多数情况，但具体设计对这三种选项都作尝试，仍不失为可取的设计流程。

　　4． max_pterm_collapse

　　该选项是指每个宏单元使用的最大乘积项数目。

　　一般情况下，选缺省值。如宏单元数未超过器件最大值，但fit失败，可适当降低该值，或与max_fanin结合考虑。

　　5. max_fanin

　　该选项是指每个宏单元的最多扇入数目。

　　一般情况下，选缺省值。如宏单元数未超过器件最大值，但fit失败（如isplever提示某glb输入数超过36），可适当降低该值，如选16，或与max_pterm_collapse结合考虑。

　　6. max_fanin_limit

　　要针对fmax优化模式。

　　若由于关键路径的信号逻辑过于复杂使其扇入数目过多而引起fit失败，可适当降低该值，如选20。

　　7. max_pterm_limiteda

　　要针对fmax优化模式。

　　若由于关键路径的信号逻辑过于复杂使其乘积项过多而引起fit失败，可适当降低该值，如选20。

　　max_pterm_limit和max_fanin对布通率的影响如下：若引脚锁定且设计所用的occupied macrocell数与器件的最大值有一定余量的情况下fit 失败，可适当降低collapsing max. product term和collapsing max. input的值，以便于通过fit。也就是说，若fit没通过，可逐渐（分别）降低该两项值（只要macrocell数没超出器件允许值），来方便fit的布局和布线。例如，对ispmach4000器件，一般来说，collapsing max. product term取16左右而collapsing max. input取20左右时，有助于fit通过。但它有可能以牺牲性能为代价。

　　8. clock_enable_optimization

　　一般选择keep_all来节省资源（即较少的product term和macro cell），但有时会对速度有一定影响。

　　9. auto_buffering_for_high_glb_fanin

　　当出现glb的扇入数目过高，fitter会尝试自动加buffer来降低其扇入数，但这会增加延迟。

　　若引脚锁定时fit失败，尤其是许多输出信号逻辑很复杂，可考虑选on。

　　10. auto_buffering_for_low_bonded_io

　　要针对使用输入寄存器的场合（尤其使用256mc/64io）。

　　若设计中使用输入寄存器，并且将输入寄存器锁定到固定glb，或输入寄存器较多且引脚锁定，从而导致fit失败，可选择on，但这会增加延迟。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）