spi主设各负责产生系统时钟，并决定整个spi网络的通信速率。所有的spi设各都采用相同的接口方式，可以通过调整处理器内部寄存器改变时钟的极性和相位。由于spi器件并不一定遵循同一标准，比如eeprom、dac、adc、实时时钟及温度传感器等器件的spi接口的时序都有所不同，为了能够满足不同的接口需要，采用时钟的极性和相位可配就能够调整spi的通信时序。

　　spi设各传输数据过程中总是先发送或接收高字节数据，每个时钟周期接收器或收发器左移1位数据。对于小于16位的数据在发送之前必须左对齐，如果接收的数据小于16位则采用软件将无效的数据位屏蔽，如图1所示。

　　spi接口有主和从两种操作模式，通过master／slave位（spictl．2）选择操作模式以及spiclk信号的来源，如图2所示。

　　图1 spi通信数据格式

　　图2 spi主控制器／从控制器的连接

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）