DDS的基本原理
发布时间:2008/12/17 0:00:00 访问次数:786
dds的原理框图如图所示。图中，相位累加器可在每一个时钟周期来临时将频率控制字（tuning word）所决定的相位增量m累加一次，如果计数大于2n，则自动溢出，而只保留后面的n位数字于累加器中。正弦查询表rom用于实现从相位累加器输出的相位值到正弦幅度值的转换，然后送到dac中将陲弦幅度值的数字量转变为模拟量，最后通过滤波器输出一个很纯净的正弦波信号。图锁相环组成的原理框图
欢迎转载，信息来自维库电子市场网（www.dzsc.com）
dds的原理框图如图所示。图中，相位累加器可在每一个时钟周期来临时将频率控制字（tuning word）所决定的相位增量m累加一次，如果计数大于2n，则自动溢出，而只保留后面的n位数字于累加器中。正弦查询表rom用于实现从相位累加器输出的相位值到正弦幅度值的转换，然后送到dac中将陲弦幅度值的数字量转变为模拟量，最后通过滤波器输出一个很纯净的正弦波信号。图锁相环组成的原理框图
欢迎转载，信息来自维库电子市场网（www.dzsc.com）
上一篇：DDS的基本参数计算公式
上一篇：RFID仓储管理系统流程
相关技术资料- 5-16相变存储器（PCM）技术Stellar P 和 G
- 5-16新一代可动态调整存储配置存储器应用详解
- 5-16第13代英特尔酷睿处理器工作原理
- 5-16CPU+GPU+NPU构成酷睿Ultra芯片
- 5-16CMOS图像传感器芯片应用前景分析
- 5-16HDR10 + 和 Dolby Vision 技术探究
- 5-15高性能全局快门图像传感器SC533HGS
- 5-15 I2C 接口 PmBUS 及 OTP/MTP 存储器
- 5-15处理器核心电源 Intelli-Phase（单片DrMOS）
- 5-15业界首款全自研高性能RISC-V服务器芯片
- 5-15数字恒定导通时间控制模式（COT）
- 5-15Power Management Buck/降压转换
- 相关IC型号
热门点击
- FPGA技术按颗粒度分类
- DDS各部分的具体参数
- 数字信号处理FPGA的结构
- 基于FPGA的DDS任意波形发生器
- DSP概述
- 数字信号处理FPGA的仿真
- 数字信号处理FPGA设计的编译
- DDS的基本原理
- DSP嵌入式系统主程序代码
- DDS的基本参数计算公式
推荐技术资料
- 业余条件下PCM2702
- PGM2702采用SSOP28封装，引脚小而密，EP3... [详细]
公网安备44030402000607
