SEED列阵设计与制备
发布时间:2008/12/5 0:00:00 访问次数:519
1. 1×20 seed列阵
seed智能像素集光探测器、光调制器和逻辑功能电路于一体,seed器件是智能像素的核心。我们设计了适用于 倒装焊结构的1×20 seed列阵,seed器件面积为160 gm×60μm,电极焊盘面积为40μm×40μm,p型、n型焊盘间 隔为60μm。表面至n型层台面深度约为2μm,表面至衬底台面深度约为5μm。一个seed单元器件纵向周期为300 μm,纵向单元之间隔离槽宽为240μm。seed列阵总长度为6mm,seed列阵总宽度为1mm。
图1示出的是工艺流程图,主要工艺及条件为:
图1 1×20seed列阵的工艺流程图
(1)光刻n型台面图形,腐蚀至n型层。
(2)套刻隔离槽,腐蚀至半绝缘衬底,这一步将各个seed器件之间完全隔离,同时形成了器件的台面结构。
(3)淀积sio2作为电绝缘保护层。
(4)光刻电极图形窗口,腐蚀窗口处的si02,制备p型和n型电极接触点。
(5)蒸cr-au,套刻电极图形,腐蚀窗口之外的金属,形成用于倒装焊的p型和n型电极。
(6)将制备好的列阵器件送去倒装焊。
2.4×4 seed列阵
为了研究倒装焊铟柱电镀制备技术,我们还设计了4×4 seed列阵,图2是所设计的版图。
图2 4×4 seed列阵版图
3.8×8 seed列阵
我们研制的8×8独立寻址反射型多量子阱光调制器列阵,垂直入射、光窗口面积为80μm×80μm;光窗口间隔为 400μm;器件台面大小为200μm×200μm;制作好后的独立寻址8×8列阵被压焊安装在72引脚的管座内。列阵中 每个器件均为独立电控寻址,器件之间相互隔离,列阵对角处有公共的n型电极,器件工作时加反向偏置电压。
4.64×64 seed列阵
我们设计了64×64矩阵寻址反射型seed列阵,列阵共含4 096个像素,图3所示为所设计的版图,像素之间的间距 为60μm;像素光窗口面积为46μm×54μm;n型隔离槽宽为4μm;半绝缘隔离槽宽为6μm;p型电极宽度为10μm ;n型电极宽度为40μm。芯片像素区面积为3.84×3.84m㎡,像素有效面积为69%,列阵器件共有128个电极引脚 ,将压焊安装在144引脚的管座内。
图3 64×64矩阵寻址seed列阵版图
欢迎转载,信息来源维库电子市场网(www.dzsc.com)
1. 1×20 seed列阵
seed智能像素集光探测器、光调制器和逻辑功能电路于一体,seed器件是智能像素的核心。我们设计了适用于 倒装焊结构的1×20 seed列阵,seed器件面积为160 gm×60μm,电极焊盘面积为40μm×40μm,p型、n型焊盘间 隔为60μm。表面至n型层台面深度约为2μm,表面至衬底台面深度约为5μm。一个seed单元器件纵向周期为300 μm,纵向单元之间隔离槽宽为240μm。seed列阵总长度为6mm,seed列阵总宽度为1mm。
图1示出的是工艺流程图,主要工艺及条件为:
图1 1×20seed列阵的工艺流程图
(1)光刻n型台面图形,腐蚀至n型层。
(2)套刻隔离槽,腐蚀至半绝缘衬底,这一步将各个seed器件之间完全隔离,同时形成了器件的台面结构。
(3)淀积sio2作为电绝缘保护层。
(4)光刻电极图形窗口,腐蚀窗口处的si02,制备p型和n型电极接触点。
(5)蒸cr-au,套刻电极图形,腐蚀窗口之外的金属,形成用于倒装焊的p型和n型电极。
(6)将制备好的列阵器件送去倒装焊。
2.4×4 seed列阵
为了研究倒装焊铟柱电镀制备技术,我们还设计了4×4 seed列阵,图2是所设计的版图。
图2 4×4 seed列阵版图
3.8×8 seed列阵
我们研制的8×8独立寻址反射型多量子阱光调制器列阵,垂直入射、光窗口面积为80μm×80μm;光窗口间隔为 400μm;器件台面大小为200μm×200μm;制作好后的独立寻址8×8列阵被压焊安装在72引脚的管座内。列阵中 每个器件均为独立电控寻址,器件之间相互隔离,列阵对角处有公共的n型电极,器件工作时加反向偏置电压。
4.64×64 seed列阵
我们设计了64×64矩阵寻址反射型seed列阵,列阵共含4 096个像素,图3所示为所设计的版图,像素之间的间距 为60μm;像素光窗口面积为46μm×54μm;n型隔离槽宽为4μm;半绝缘隔离槽宽为6μm;p型电极宽度为10μm ;n型电极宽度为40μm。芯片像素区面积为3.84×3.84m㎡,像素有效面积为69%,列阵器件共有128个电极引脚 ,将压焊安装在144引脚的管座内。
图3 64×64矩阵寻址seed列阵版图
欢迎转载,信息来源维库电子市场网(www.dzsc.com)
上一篇:SEED器件微区光反射谱测量
上一篇:光反射谱测量
热门点击