位置:51电子网 » 技术资料 » D S P

浮点数加减法模块设计思路

发布时间:2008/11/25 0:00:00 访问次数:758

  入口条件:被加数或被减数的尾数存放在accbhi、accblo单元中,被加数或被减数的阶码存放在expb中。

  加数或减数的尾数存放在accahi、accalo单元中,加数或减数的阶码存放在expa中.

  出口条件:和或差放在accbhi、accblo单元中;

  余数存放在accchi、accclo单元中.

  浮点数减法程序将减数取补后,就可以转换为浮卢数加法运算。进行浮点数的加法运算时必须保证被加数和加数的阶码相等,着不相等,则必须先对阶使两数的阶码相等.然后刈对阶后的两个数的尾数按定点数的加法相加,最后对和或差进行规格化。

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



  入口条件:被加数或被减数的尾数存放在accbhi、accblo单元中,被加数或被减数的阶码存放在expb中。

  加数或减数的尾数存放在accahi、accalo单元中,加数或减数的阶码存放在expa中.

  出口条件:和或差放在accbhi、accblo单元中;

  余数存放在accchi、accclo单元中.

  浮点数减法程序将减数取补后,就可以转换为浮卢数加法运算。进行浮点数的加法运算时必须保证被加数和加数的阶码相等,着不相等,则必须先对阶使两数的阶码相等.然后刈对阶后的两个数的尾数按定点数的加法相加,最后对和或差进行规格化。

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



相关IC型号

热门点击

 

推荐技术资料

业余条件下PCM2702
    PGM2702采用SSOP28封装,引脚小而密,EP3... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!