在cy62128数据手册的时序图中，oe读控制操作、ce写控制操作以及we写控制操作的时序分别如图1至图3所示。其各种时序规定如表所示。

　　图1 oe读控制操作的时序

　　读操作的时序规定

　　读操作的时序规定如下所述。

　　1. taa（address to data valid）

　　该时间值在图中未出现，它是指从指定地址到确定数据所需要的时间。cy62l28中的taa与下一个tace相同，可以作为一个值来进行处理。

　　图2 ce写控制操作的时序

　　2. tlace

　　tace是来自ce1／ce2的存取时间。从ce1和ge2全都为有效的状态开始，经过tace时间，需要确定i／o引脚的数据。在读时序中，需要注意存取时间存在两个，除tace之外还包括下一个将要说明的来自oe的存取时间（tdoe），数据的确定要遵循tace和tdoe中较迟的那个时序。

　　例如，cy62128-55的tace为55ns，tdoe为20ns，在地址被指定的同时，当ce1，ce2和oe全部同时有效时，由tace的55ns确定时序。如果地址及ce1／ce2在oe前35ns以上被确定，则oe有效20ns以后，数据被确定。

　　图3 we写控制操作的时序

　　3. tdoe

　　这是从oe有效到确定数据所需要的时间。曾在讲解tace时接触过，实际数据的输出时序是由taa、tace和tdoe之中最慢的一个时序来决定的。

　　4. tlzoe

　　从de有效到确定数据所需要的时间是tdoe，但从de有效到i／o被开始驱动的时间是tlzoe。因为cy62128-55的tlzoe为0ns（min），所以一旦oe有效，则可能会立即输出某些数据。

　　表 时序规定

　　5. tlzce

　　tlzoe相同，这是从ce1及ce2开始有效到i／o引脚被开始驱动的时间。cy62128的该时间为5ns。

　　6. thzoe

　　如果oe无效，则输出缓冲器变为禁止，i／o引脚为高阻抗状态，thzoe就是成为这种状态所需要的时间。因为cy62128-55的该时间为20ns，因此，即使oe无效，在20ns左右的时间内，i／o引脚也仍然处于被驱动的状态。

　　7. thzce

　　与thzoe相同，如果使ce1／ce2无效，i／o引脚也将为高阻抗状态，这一过程所需要的时间就是thzce。cy62128－55的thzce为20ns（max），与thzoe值相同。

　　8. trc

　　这是对读操作一个周期的时间规定。由于taa及tace值为最小值，所以，一般认为在实际的设计中不会低于该莎rc时间，但是需要注意不要产生未满足莎rc规定的读周期。

　　9. tpu／tpd

　　如果ce1／ce2一起有效后处于选择状态，则sram将处于操作状态，损耗电流变大（加电）；反之，如果ce1／ce2一起无效，则成为待机状态，损耗电流变小（断电）。tpu／tpd表示该加电／断电的时间，tpu最小为0，tpd最大为55ns。

　　在处于选择状态的同时开始有较大的电流，即使结束选择状态，55ns以内也会持续消耗电流。所以在设计电源切换电路时需要对此加以注意。

　　还有一点需要注意，尽管在图中没有表示，但如前所述，ce1和ce2的电压水平会使损耗电流发生较大的改变。

　　ce写控制操作的时序规定

　　ce写控制操作的规定比读操作的规定要稍微麻烦些，读操作只是等待确定各种信号，而写操作则与之不同，如果不满足地址及数据的建立／保持时间以及写操作的时间等，sram将不能正确接收地址及数据。

　　1. tsa

　　与读操作时不同，当进行写操作时，在ce1／ce2有效的过程中，地址必须被指定，所需要的时间就是tsa。cy62128的tsa最小为0，所以不能反向运行，也就是说在ce1／ce2有效的瞬间之后，地址不改变即可。

　　2. tha

　　这是写操作时从ce1／ce2无效到可以让地址改变成其他状态所需要的时间。也是因为cy62128的该时间为0，因而不可反向运行。

　　3. tsd／thd

　　在ce1／ce2无论哪个信号无效的过程中，输入到i／o引脚的数据被写人到存储器内部9此时．在写人之前所需要的确定数据的时间就是lsd（数据建立时间）；而在信号无效之后数据所必须保持的时间就是thd（数据保持时间）。cy62128-55的这两个时间分别为25ns和0ns，也就是说，cy62128-55需要在ce1或ce2无效的25ns之前确定数据，需要保持数据一直到信号无效。

　　4. tsce

　　tsce是规定从ce1／ce2双方有效之后到任意一方无效的时间。如果不能满足该时间规定，那么向sram内部的存储器单元的写人操作可能不能被正常执行。cy62128-55的tsce时间为45ns。