同步双端口SRAM的读/写搡作
发布时间:2008/11/21 0:00:00 访问次数:685
图中表示了存取操作中的一个例子,该示例中的操作是管道模式(ft/pipe引脚为高电平)下的操作,它按照读/写/读这样的顺序进行存取。
图 同步双端口sram的存取操作示例
直流模式下的读/写操作,因为数据的输出是被一个个时钟前置的,所以在赋予地址的下一个时钟沿上确定数据。
首先,在最初的时钟上ce有效,器件处于被选择的状态。因为r/w为高电平,所以操作是读模式,而又因为ads有效,因而将a0~a16作为所访问的地址进行提取。在这个例子中,是在下一个时钟中改变地址的,这只是希望表示管道模式操作才这样描述的。
因为是在赋予地址的下一个时钟沿开始输出数据,所以,外部电路在所赋予指定地址的2个时钟周期后的时钟沿上提取数据。
在这次的示例中,在2个时钟之后的时序内将r/w设为低电平,则转换为写模式。如果在这个时钟沿之前ce无效,则因为不能输出q(n)的数据,所以在外部电路中驱动i/o0~i/o8,可以在该时钟沿上写人数据。但是此示例中,由于ce一直有效,所以正在输出来自双端口sram的数据,因而不能写入数据。只能在此等待一个时钟,在下一个时钟沿中写入数据。
写操作结束后,如果r/w再恢复为高电平,则变为读模式。从高电平的r/w被采样的时钟沿开始,2个时钟之后确定数据。
欢迎转载,信息来源维库电子市场网(www.dzsc.com)
图中表示了存取操作中的一个例子,该示例中的操作是管道模式(ft/pipe引脚为高电平)下的操作,它按照读/写/读这样的顺序进行存取。
图 同步双端口sram的存取操作示例
直流模式下的读/写操作,因为数据的输出是被一个个时钟前置的,所以在赋予地址的下一个时钟沿上确定数据。
首先,在最初的时钟上ce有效,器件处于被选择的状态。因为r/w为高电平,所以操作是读模式,而又因为ads有效,因而将a0~a16作为所访问的地址进行提取。在这个例子中,是在下一个时钟中改变地址的,这只是希望表示管道模式操作才这样描述的。
因为是在赋予地址的下一个时钟沿开始输出数据,所以,外部电路在所赋予指定地址的2个时钟周期后的时钟沿上提取数据。
在这次的示例中,在2个时钟之后的时序内将r/w设为低电平,则转换为写模式。如果在这个时钟沿之前ce无效,则因为不能输出q(n)的数据,所以在外部电路中驱动i/o0~i/o8,可以在该时钟沿上写人数据。但是此示例中,由于ce一直有效,所以正在输出来自双端口sram的数据,因而不能写入数据。只能在此等待一个时钟,在下一个时钟沿中写入数据。
写操作结束后,如果r/w再恢复为高电平,则变为读模式。从高电平的r/w被采样的时钟沿开始,2个时钟之后确定数据。
欢迎转载,信息来源维库电子市场网(www.dzsc.com)
上一篇:FIFO存储器的印象
上一篇:同步类型的双端口SRAM