无处不在的模数转换器（adc）和数模转换器（dac）是dsp的核心基础设施。如图1所示的基本adc由两部分组成。第一级完成采样保持操作，该级实际上将模拟信号x（t）变换为离散时间信号x［k］，而第工级由量化器构成，它将离散时问的采样值x[k]映射为一个等价的数字样本xd[k]。n位的ado将x[k]量化为2n个可能的离散值之一。将数字信号还原为模拟信号的过程始于dac，它将数字转换为一个等价的模拟电平。这一般由零阶保持操作来完成，即将一个模拟电平保持整个采样间隔。之后离散时间的样值序列被传给连续时间插值滤波器，再由插值滤波器产生连续时问输出x'（t）。

　　图1 基于adc的数字转换系统

　　adc和dac的参数包括精度（按位计）、速度（每秒样本数或sa／s）、线性以及其他一些性能指标。有一些dac可以由内置的模拟乘法器代替，这样通过调制作用可以实现额外的波形整形。压扩型adc利用“mu”（μ）律或a律压缩算法对转换器的动态范围进行非线性的再分配。对于高端应用，有时会使用外加扰动来减小量化带来的统计误差。有些adc为了欠采样应用会装配宽带的采样保持电路。在商业产品中有丰富的ado和dac可供选用，涵盖了很宽范围的成本、精度和带宽选择。可选的ado结构有slgmadelta（σ△）、flash、逐次逼近（sar）、子带、流水线和折叠型。图2中给出它们的速度和精度外延的比较。尽管adc工业在不懈地追求高速、低功耗和高精度adc这一目标（他们理想中的“圣杯”），然而其进展仍然很慢。尽管主流数字工业的moore定律表明数字电子器件的密度每18个月翻一番，但是特定速度的ado的精度仅以每9年1.5位的速度在改善。按照这个模型，如果在额定的转换速度上存在12位的adc，那么需要24年才能达到16位的精度。由moore定律可知，在同样的时间间隔中，adc配套的主流数字电路可以改进64k倍。

　　图2 不同类别的adc

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）