摘要：分析了TMS320C6000的硬件设计和指令系统的特点，结合应用开发过程中遇到的问题，对这种高速并行DSP器件开发方法进行了总结。

    关键词：DSP TMS320C6000 嵌入式系统 并行处理

1 TMS320C6000的硬件设计和指令系统

TMS320C6000系列DSP（数字信号处理器）是TI公司最新推出的一种并行处理的数字信号处理器。它是基于TI的VLIW技术的，其中，TMS320C62xx是定点处理器，TMS320C67xx是浮点处理器。本文主要讨论TMS320C6201。该处理器的工作频率最高可以采用50MHz，经内部4倍频后升至200MHz，每个时钟周期最多可以并行执行8条指令，从而可以实现1600MIPS的定点运算能力，而且完成1024定点FFT的时间只需70μs。

1.1 TMS320C6000的硬件结构

图1是TMS320C6000 CPU的结构图。

TMS320C6000的CPU有两个数据通道A和B，每个通道有16个32位字长的寄存器（A0～A15，B0～B15），四个功能单元（L，S，M，D），每个功能单元负责完成一定的算术或者逻辑运行。A、B两通道的寄存器并不是完全共享，只能通过TM320C6000提供的两个交换通道1X、2X，才能实现处理单元从不同通道的寄存器堆那里获取32位字长的操作数。

TMS320C6000的地址线为32位，存储器寻址空间是4G。C6201片内集成有1Mbit SRAM——512Kbit的程序存储器（根据需要可全部配置成Cache）和512Kbit的数据存储器。通过片内的程序存储空间控制器，CPU一次可以取出256bit，即一次最多可以取出8条32位指令。

C6201有32位的外部存储接口EMIF为CPU访问外围设备提供了无缝接口。外围设备可以是同步动态存储器（SDRAM）、同步突发静态存储器（SBSRAM）、静态存储器（SRAM）、只读存储器（ROM），也可以是FIFO寄存器。

为了便于进行多信道数字信号处理，TMS320C6000配备了多信道带缓冲能力的串口McBSP。McBSP的功能非常强大，除具有一般DSP串口功能之外，还可以支持T1/E1、ST-BUS、IOM2、SPI、IIS等不同标准。McBSP最多支持128个信道；支持多种数据格式（8/12/16/20/24/32bit）的传输；可自动进行u律、A律压扩。其工作速率可达到1/2时钟速率。

TMS32C6000提供的16位主机接口（HPI）使得主机设备可以直接访问DPS的存储空间。通过内部或外部存储空间，主机和DSP可以交换信息。主机也可以利用HPI直接访问映射进存储空间的外围设备。

DSP器件一般都带有DMA控制器，可以在CPU操作的后台进行数据传输。TMS320C6201的DMA控制器有4个独立的可编程通道，可以同时进行四个不同的DMA操作，每个通道的优先级可以通过编程设定。每个通道可以根据需要传输8/16/32bit的数据，并且DMA控制器可以访问全部32位的地址空间。此外，还有一个辅助通道允许DMA控制器响应主机通过HPI口发来的请求。

1.2 指令系统

C62xx和C67xx共享同一个指令集。C67xx可以使用所有的C62xx指令，但因为C67xx是浮点芯片，怕以C67xx的指令集中有一些指令只能用于浮点运算。TMS320C6201CPU的设计采用了类似于RISC的结构，指令集简单、运算速度快。8个功能单元负责不同功能的运算，指令和功能单元之间存在一个映射关系。其中，L单元有23条指令，M单元有20条指令，S单元29有条指令，D单元有26条指令。

TMS320C6201的大部分指令都可在单周期内完成，都可以直接对8/16/32bit数据进行操作。同时，TMS320C6201指令集针对数字信号处理算法提供了一引起特殊指令：为复杂计算提供的40bit的特殊操作的加法运算；有效的溢