位置:51电子网 » 技术资料 » EDA/PLD

EDA中的综合计时电路的显示控制电路的设计

发布时间:2008/10/20 0:00:00 访问次数:1307

  本设计显示需要使用的是15个七段显示数码管。在计时结果显示电路中,七段数码管显示部分是一个不容忽视的环节,如若处理不得当,可能引起系统功率过大,产生散热问题,严重时甚至会导致系统的烧毁。为了解决好以上问题,下面就对七段数码管显示电路做简要的分析和介绍。

  通常点亮一个led所需的电流是5~50 ma,通电的电流愈大,led的亮度愈高,相对的也会使其寿命缩短。一般以10 ma的导通电流来估算它所必须串联的阻值,其计算方式参考如图1所示。

  如图1 单个led的串接电阻计算方式

  七段显示器可分为共阳极、共阴极型两种,它们都可以等效成8个led的连接电路,其中如图2就是共阴极型七段显示器的等效电路和每节led的定义位置图。

  如图2 共阴极型七段显示器的led位置定义和等效电路

  因此,若要点亮七段显示器以实现一个3的数字符号并不点亮p点led,则输入七段显示码是“01001111”,而且这个码字的每个位所对应位置和如图2相同,顺序是“pgfedcba”。依此类推可得到0~f的显示码。

  由于本设计的目标是设计一个综合的计时系统,要求同时显示年(在这里年份的前两位固定为20)、月、日、时、分、秒及星期共15个数字,依照图⒎4的计算方式,同时点亮-个七段显示器的8节led,结果将需电流为10 ma×8=80 ma。若再进-步同时点亮15个七段显示器,这时所需电流为80 ma×15=1200 ma=1.2 al。这对于一般的电子电路来说,是一个不小的电流,不但cpld&fpga无法负荷这样的电流驱动,而且这个功率也太大,散热也是问题,电路容易被烧毁。因此显示电路部分不能直接实现各个计时结果同时显示,只能另外通过一个扫描电路对计时输出进行逐个扫描,使七段数码管以两个为一个组,逐个进行显示。只要每个扫描频率超过人的眼睛视觉暂留频率24 hz,就可以达到点亮两个七段数码管,却能享有所有七段数码管同时显示的视觉效果,而且显示也不致闪烁抖动,从而间接实现计时结果同时显示。

  根据以上设计思想,本系统的数据显示电路可分为两个子模块:

  (1)显示控制电路xskzq:负责完成数据选择扫描及数码管位选择信号的产生,数据扫描选择输出,对于选择的数据进行bcd码转换等功能;

  (2)显示译码电路:将用于显示的bcd码数据进行译码。

  xskzq的输入、输出端口如图3所示。其中,输入信号clk_scan为用于产生数据选择扫描等控制信号的时钟信号;输入信号sec、min、hour、day、mon、year、week分别来自计秒电路、计分电路、计时电路、计目电路、计月电路、计年电路、计星期电路等计时电路的计时结果输出端;输出信号bcd为被选择进行显示的计秒/计分/计时/计日/计月/计年/计星期电路等计时电路的计时结果的8位bcd码,输出端selout经外部的3 -8译码电路译码后用于选择对应计时结果显示数码管的公共端com。如图4为15个共阴极型七段数码管驱动接线图。

  如图3 xskzq的输入、输出端口图

  如图4 15个共阴极型七段数码管驱动接线图

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



  本设计显示需要使用的是15个七段显示数码管。在计时结果显示电路中,七段数码管显示部分是一个不容忽视的环节,如若处理不得当,可能引起系统功率过大,产生散热问题,严重时甚至会导致系统的烧毁。为了解决好以上问题,下面就对七段数码管显示电路做简要的分析和介绍。

  通常点亮一个led所需的电流是5~50 ma,通电的电流愈大,led的亮度愈高,相对的也会使其寿命缩短。一般以10 ma的导通电流来估算它所必须串联的阻值,其计算方式参考如图1所示。

  如图1 单个led的串接电阻计算方式

  七段显示器可分为共阳极、共阴极型两种,它们都可以等效成8个led的连接电路,其中如图2就是共阴极型七段显示器的等效电路和每节led的定义位置图。

  如图2 共阴极型七段显示器的led位置定义和等效电路

  因此,若要点亮七段显示器以实现一个3的数字符号并不点亮p点led,则输入七段显示码是“01001111”,而且这个码字的每个位所对应位置和如图2相同,顺序是“pgfedcba”。依此类推可得到0~f的显示码。

  由于本设计的目标是设计一个综合的计时系统,要求同时显示年(在这里年份的前两位固定为20)、月、日、时、分、秒及星期共15个数字,依照图⒎4的计算方式,同时点亮-个七段显示器的8节led,结果将需电流为10 ma×8=80 ma。若再进-步同时点亮15个七段显示器,这时所需电流为80 ma×15=1200 ma=1.2 al。这对于一般的电子电路来说,是一个不小的电流,不但cpld&fpga无法负荷这样的电流驱动,而且这个功率也太大,散热也是问题,电路容易被烧毁。因此显示电路部分不能直接实现各个计时结果同时显示,只能另外通过一个扫描电路对计时输出进行逐个扫描,使七段数码管以两个为一个组,逐个进行显示。只要每个扫描频率超过人的眼睛视觉暂留频率24 hz,就可以达到点亮两个七段数码管,却能享有所有七段数码管同时显示的视觉效果,而且显示也不致闪烁抖动,从而间接实现计时结果同时显示。

  根据以上设计思想,本系统的数据显示电路可分为两个子模块:

  (1)显示控制电路xskzq:负责完成数据选择扫描及数码管位选择信号的产生,数据扫描选择输出,对于选择的数据进行bcd码转换等功能;

  (2)显示译码电路:将用于显示的bcd码数据进行译码。

  xskzq的输入、输出端口如图3所示。其中,输入信号clk_scan为用于产生数据选择扫描等控制信号的时钟信号;输入信号sec、min、hour、day、mon、year、week分别来自计秒电路、计分电路、计时电路、计目电路、计月电路、计年电路、计星期电路等计时电路的计时结果输出端;输出信号bcd为被选择进行显示的计秒/计分/计时/计日/计月/计年/计星期电路等计时电路的计时结果的8位bcd码,输出端selout经外部的3 -8译码电路译码后用于选择对应计时结果显示数码管的公共端com。如图4为15个共阴极型七段数码管驱动接线图。

  如图3 xskzq的输入、输出端口图

  如图4 15个共阴极型七段数码管驱动接线图

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



相关IC型号

热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同,EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!