正确认识信号完整性问题
发布时间:2008/9/17 0:00:00 访问次数:604
实际上,由于设计成本和复杂度等原因,并不是所有的信号完整性问题都需要克服。只要能够找出对系统造成危害的主要因素,以采用相应的解决方案即可。在某些应用中适度的过冲可以使信号沿变陡,提高了响应速度,但是会使抗干扰能力下降并干扰其他信号等。以下利用捕获到的波形来进行分析和识别。
(1) 反射与延迟:由于阻抗不匹配及传输线过长造成如图1所示的包括反射和延迟的信号波形.
如果图1所示的波形是一个时钟信号,当上升阶段出现的下摆幅度过大,会造成系统的二次触发,同样的情况在下降阶段也会出现。如果信号的上冲超过了器件的工作电压vcc,可能会造成器件的损坏。
通常,当传播延迟tprop小于上升沿耳速率的1/6时,传输线效应可以忽略;当传播延迟tprop大于上升沿马速率的1/2时,传输线效应比较明显,必须注意。
(2) 反射与串扰。图2所示为反射与串扰的复合波形。从图中看出由其他信号引起的串扰延长了信号的下降沿的宽度,使频率响应变差。如果该信号是一个时钟信号的话,当串扰峰值超过‰门限电压时,还可以对触发器等受控器件产生误触发。
对于这种信号完整性问题,需要将该信号远离产生干扰的信号源,或者改变该信号的布线层,或者减少产生干扰信号源的输出驱动强度。
图1 反射+串扰造成的信号完整性问题
图2 反射+延迟造成的信号完整性问题
(3) 由于差的频率特性未充分地考虑传输线上的分布参数(感性负载及容性负载)的影响,使所传输的“1”和“0”发生了很大的变化。而且随着频率的增加,其特性也越来越差,如图3所示。从图中看出,所接收的信号已经由数字信号变成了模拟信号。
图3 复杂的信号完整性问题
为了克服这种复杂的信号完整性问题,除了使用正确的分析工具外,在电路设计时应选择正确的布线策略、缩短连线、严格的阻抗匹配、合适的信号接口标准和器件封装,以及降低工作频率或提高边沿速率等方案。
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
实际上,由于设计成本和复杂度等原因,并不是所有的信号完整性问题都需要克服。只要能够找出对系统造成危害的主要因素,以采用相应的解决方案即可。在某些应用中适度的过冲可以使信号沿变陡,提高了响应速度,但是会使抗干扰能力下降并干扰其他信号等。以下利用捕获到的波形来进行分析和识别。
(1) 反射与延迟:由于阻抗不匹配及传输线过长造成如图1所示的包括反射和延迟的信号波形.
如果图1所示的波形是一个时钟信号,当上升阶段出现的下摆幅度过大,会造成系统的二次触发,同样的情况在下降阶段也会出现。如果信号的上冲超过了器件的工作电压vcc,可能会造成器件的损坏。
通常,当传播延迟tprop小于上升沿耳速率的1/6时,传输线效应可以忽略;当传播延迟tprop大于上升沿马速率的1/2时,传输线效应比较明显,必须注意。
(2) 反射与串扰。图2所示为反射与串扰的复合波形。从图中看出由其他信号引起的串扰延长了信号的下降沿的宽度,使频率响应变差。如果该信号是一个时钟信号的话,当串扰峰值超过‰门限电压时,还可以对触发器等受控器件产生误触发。
对于这种信号完整性问题,需要将该信号远离产生干扰的信号源,或者改变该信号的布线层,或者减少产生干扰信号源的输出驱动强度。
图1 反射+串扰造成的信号完整性问题
图2 反射+延迟造成的信号完整性问题
(3) 由于差的频率特性未充分地考虑传输线上的分布参数(感性负载及容性负载)的影响,使所传输的“1”和“0”发生了很大的变化。而且随着频率的增加,其特性也越来越差,如图3所示。从图中看出,所接收的信号已经由数字信号变成了模拟信号。
图3 复杂的信号完整性问题
为了克服这种复杂的信号完整性问题,除了使用正确的分析工具外,在电路设计时应选择正确的布线策略、缩短连线、严格的阻抗匹配、合适的信号接口标准和器件封装,以及降低工作频率或提高边沿速率等方案。
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
上一篇:高速电路设计阻抗匹配原理
上一篇:反射、振铃和环绕振荡
热门点击
- 基尔霍夫定律/叠加原理实验注意事项
- 三相交流电路电压、电流的测量实验内容
- 交流电路参数的测定三表法的实验原理
- RC一阶电路的过渡过程实验原理
- RLC元件的阻抗特性实验原理
- RC选频网络特性测试实验原理
- 戴维南定理和诺顿定理实验内容
- 常用电子仪器的使用实验原理
- 集成运算放大器的基本运算电路实验原理
- 戴维南定理和诺顿定理实验注意事项
推荐技术资料
- FU-19推挽功放制作
- FU-19是国产大功率发射双四极功率电二管,EPL20... [详细]