CoolRunner-II实现IrDA和UART设计
发布时间:2008/9/17 0:00:00 访问次数:467
如图所示为uart irda系统框图,其中16倍的时钟来源于外部分立器件或uart接口。
如图 uart irda系统框图
本设计中提供的verilog源程序包括了uart的发送模块和接收模块,发送数据和接收数据通过一个8位的并行口传递。设计中提供的irda的verilog源码模拟了安捷伦的hsdl-7000器件,其中包含编解码部分,每个编解码操作都是在16倍的时钟的驱动下完成的。而且此时钟满足的条件为初始化时,irda的数据速率为9.6 kb/s,之后调整到16倍波特率。
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
如图所示为uart irda系统框图,其中16倍的时钟来源于外部分立器件或uart接口。
如图 uart irda系统框图
本设计中提供的verilog源程序包括了uart的发送模块和接收模块,发送数据和接收数据通过一个8位的并行口传递。设计中提供的irda的verilog源码模拟了安捷伦的hsdl-7000器件,其中包含编解码部分,每个编解码操作都是在16倍的时钟的驱动下完成的。而且此时钟满足的条件为初始化时,irda的数据速率为9.6 kb/s,之后调整到16倍波特率。
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
上一篇:虚拟仪器与LabVIEW概述