altera公司宣布，第一个在fpga业界实现了对高性能ddr3存储器接口的全面支持。在最近通过的jesd79-3jedecddr3sdram标准下，alterastratix®iii系列fpga可以帮助设计人员充分发挥ddr3存储器的高性能和低功耗优势，这类存储器在通信、计算机和视频处理等多种应用中越来越关键。

　　这些应用处理大量的数据，需要对高性能存储器进行快速高效的访问。符合jesd79-3jedecddr3sdram标准可满足ddr3存储器的1.5v低功耗电压供电要求，在下一代系统中，使系统功耗降低了30％，而性能更好，存储器容量更大，同时保持了对现有ddr应用的软件兼容性。

　　stratixiiifpga支持直接嵌入到i/o单元中的读写均衡功能。这可以保证符合jedec写入均衡要求，校正到达fpga的数据。ddr3dram生产商elpida、micron、qimonda、samsung和hynix都能够为今后的最终产品使用提供合格的各种速率和容量的ddr3存储器。

　　ddr3中使用的飞越(fly-by)终端提高了信号完整性，但是导致时钟和数据信号之间出现飞行时间斜移(flighttimeskew)。altera针对高速工作提供交错dq信号，从而补偿了斜移。

　　ddr3存储器满足了当今高级存储器应用对低功耗和高性能的需求。stratixiiifpga24个模块化i/o块上的1,104个用户i/o引脚均支持ddr3sdram高速外部存储器接口，所有i/o块都有专用dqs逻辑，每个i/o含有31个嵌入式寄存器，可最大程度地发挥ddr3的性能。stratixiii器件支持最大时钟速率400mhz、最大数据速率800mbps的ddr3。

　　stratixiiifpga开发设计使用quartus®ii设计软件7.1订购版，可下载。stratixiiifpga将于8月份开始发售。

　　ddr3sdram标准包括特性、功能、直流和交流特征参数、封装以及球脚/信号分配等。该标准定义了x4、x8和x16ddr3sdram器件jedec兼容512mbits至8gbits的最小要求。