adf 提供了完整且容易使用的 soc 深亚微米设计环境，以及与客户合作中使用的 cmos18 与 cmos12 工具组，而且还拥有技术与客户工程团队 (tceg) 的支持。它能够使用领先业界的外部与特有 eda 工具组合来进行 soc 开发，完美集成器件库、存储器、ip 与工具组以有效率地实现复杂的设计。在支持多重仿真的确认 (sign-off) 环境之外，标准延迟格式 (sdf, standard delay format) 文档可以确保在不同 eda 工具间的时序能够准确，以达成全速 (at-speed) 仿真与静态时钟分析，同时在每个步骤提供 scripts、使用者指南与应用笔记等。

asic 设计流程 (adf) 产品

飞利浦拥有业界最受欢迎的 asic 设计流程工具，涵盖 ip 方块处理与 hdli 输出到完整测试，以及我们知名的电脑辅助测试 (cat) 系统测试环境的所有合成。

高端描述语言集成器 (hdli)
hdli 可以协助 ip 重用并确保符合我们的设计环境，帮助使用者查看飞利浦 sea-of-ip 的文件并轻易的选择所需的方块，它以不包含于 adf 的独立形式提供。

逻辑设计集成器 (ldi)
ldi 主要面向 asic netlist 产生的合成、仿真与功率分析，ldi 提供了可以符合大部份常用 eda 工具的接口。

先进测试集成器 (ati)
将模块化测试程序自动化成为可以自行增加，我们 cat 系统中的 ati 可以将由仿真与设计流程测试工具产生的测试模型加以验证，以符合飞利浦的生产准则。

实体设计集成器 (pdi)
pdi 提供了布局的稳定发展与执行布局后检查，并且完成置放与绕线 (place & route)、时序树合成，时序闭合、信令完整性分析与实体验证等可供 gds-ii 的 netlist。

封装集成器 (pi)
拥有功能强大的用户界面 (gui)，我们先进的 pi 可以让使用者在最终进行芯片组合之前载入芯片的信息并选择封装，同时产生、编辑并检查打线图的可行性。

电脑辅助测试 (cat) 系统

飞利浦的 cat 系统是一个完整可测试的测试合成环境，集成了可自动测试可测性问题的工具、加入逻辑并产生测试模型。支持了宏测试 (macro test) 方法，每个宏 (macro) 特定的错误模型与测试产生包含了扫瞄、存储器、功能与边界扫瞄测试，通过将测试分割成数个连续的工作，cat 系统能够让设计团队共同合作大型专案，同时维持整个测试流程的完整概况。