位置:51电子网 » 技术资料 » 其它综合

5分频的摸块用Active HDL如何设计?

发布时间:2008/6/5 0:00:00 访问次数:473

module div_5 (clk_in, clk_out, reset);
input clk_in, reset;
output clk_out;
reg[2:0] gare;
reg clk_out;

initial
begin
gare = 4;
clk_out = 0;
end
always @ (clk_in)
begin if(!reset) clk_out = 0;
else
if (gare == 0)
begin
clk_out = ~clk_out;
gare = 4;
end
else gare = gare -1;
end
endmodule


module div_5 (clk_in, clk_out, reset);
input clk_in, reset;
output clk_out;
reg[2:0] gare;
reg clk_out;

initial
begin
gare = 4;
clk_out = 0;
end
always @ (clk_in)
begin if(!reset) clk_out = 0;
else
if (gare == 0)
begin
clk_out = ~clk_out;
gare = 4;
end
else gare = gare -1;
end
endmodule


相关IC型号

热门点击

 

推荐技术资料

罗盘误差及补偿
    造成罗盘误差的主要因素有传感器误差、其他磁材料干扰等。... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!