当大于矫顽场的外加正向电压加在栅极上，铁电薄膜产生正极化，电场指向半导体表面，吸引负的补偿电荷到半导体表面。对于n型硅衬底，表面呈积累态，fet器件处于关断状态。当大于矫顽场的外加负向电压加在栅极上，铁电薄膜产生负的极化，吸引正的补偿电荷到半导体表面，n型硅表面呈耗尽直至反型，此时沟道导通。如果源、漏加上偏压，可产生电流i_ds。因此，对应于铁电薄膜的正、负极化态，硅表面分别呈积累、反型两种状态，当源、漏施加电压时，fet呈关断和导通两态，铁电薄膜的两个极化状态是同样稳定的，对应的半导体表面稳定，这时ffet的通、断就可实现二进制“0”和“1”的存储，ffet的这种存储机制称为极化型存储^〔10〕。
　　如果铁电体/半导体(f/s)界面存在施主和受主界面态，对应正向外加极化电压，沿电场方向运动到界面的负的电荷将被陷于受主界面态，而在硅表面产生正的感应电荷，此时n型硅表面不是积累态而成为耗尽甚至反型，沟道本应关断反而导通。相反，对应负向外加极化电压，沿电场方向运动到界面的正的电荷将被陷于施主界面态，因而在硅表面产生负感应电荷，此时硅表面反而呈积累态，沟道关断。这样，沟道通、断存储的外加极化电压信息就与极化型存储的完全相反，ffet的这种存储机制称为注入型存储^〔11〕。
　　两种不同的存储机制对应两种不同的f/s界面状态，其c-v特性是不同的：极化型存储对应的mfs结构p型衬底的c-v曲线回滞方向为顺时针，n型衬底的则为逆时针。而注入型存储对应的c-v曲线回滞方向则完全相反。