通常，视频处理系统的实现需要支持各种视频和音频标准，并负责把信号从一种标准转换到另一种标准。多媒体应用要求以视频速率处理信号，这意味着在开发过程中仿真必须实时运行。

　　典型的视频处理系统使用一个微处理器来控制一个视频流水线，该视频流水线包括一个视频源和宿，一个用于存储视频数据的大型存储器，和一个视频处理系统（图 1）。

　　在实现和调试各种视频算法时，您需要通过软件和硬件仿真来验证其功能性。视频流的实时特性和每帧所需的大量视频数据，令视频处理应用的仿真产生了特别的挑战。

　　设计环境

　　视频基本套件 (vsk) 支持广泛视频应用领域的高性能视频处理系统的快速开发与调试。vsk 采用赛灵思®virtex™-4 xc4vsx35 器件，该器件通过结构中高比例的乘法累加块（也称为 dsp48）而针对 dsp 处理进行了优化，并具有丰富的视频接口特性集支持，如 dvi、vga、分量 (hd)、复合、s-视频和 sdi等。

　　通常，开发视频算法需要使用硬件对实时数据流进行视频操作验证，需要仿真环境来开发和测试视频处理组件。vsk 为视频系统的每个

组件同时提供了软件仿真和实时操作，可让您开发视频 ip（包括滤波器、视频块集、加速器和视频接口转换）或最终应用程序，如编解码器、图像增强、动态伽马校正和运动估计等。与工具套件的集成和 i/o 多样性使能快捷而容易地把视频引入板上和优化其运行算法。

　　与 vsk 一起提供的还有参考设计，其中一些使用 hdl 编写，其他的则用xilinx system generator for dsp 设计环境构建。为了去除通过各种视频接口引入数据并把它们发送到 virtex-4 器件的复杂性，所以我们附带了一个视频接口块集库，使所有接口块集均可通过一个 microblaze™ 控制器来进行控制。

　　为了突出显示 vsk 的部分能力，我将对 mpeg-4 第 2 部分解码器演示设计进行说明。

　　mpeg-4 第 2 部分

　　该 mpeg-4 解码器演示系统由 fpga硬件评估平台、赛灵思 ip 核和嵌入式软件组成，并一起对工业标准编码视频位流执行解压操作。

　　对于此设计，fpga 被编程为执行解压和驱动视频显示之用。一个 compact flash 卡用于保存多个压缩视频流和 fpga 配置位流。一个位于 fpga 内的嵌入式处理器从 compact flash 卡读取位流，将其写入一个外部 ddr 存储器中，然后将其发送到 mpeg-4 第 2 部分解码器。然后通过视频 i/o 子卡，将解码器的输出重新格式化为要在外部监视器上显示的视频标准。

　　系统概览如图 2 所示。mpeg-4 解码器核、ddr 存储器控制器、颜色空间转换器、vga 接口、宏块格式转换器、以及 microblaze 软核处理器及相关外围电路，在 xc4vsx35 fpga 中实现。

　　而zbt 存储器、ddr 存储器、system ace™ 技术、compact flash 连接器、两线式 lcd 显示器，和一个数模转换器，都是位于硬件平台上。

　　嵌入式处理器

　　视频系统一般需要有一个控制处理器。该处理器通常用于与主机系统通信，建立视频处理操作，计算系数，且一般作为低速率数据处理器运行。
vsk 具有输入与输出源的视频标准，与 system generator 硬件联合仿真能力相配合，可让您通过实时视频流快速测试和调试系统。

　　在该 mpeg-4 演示设计中，嵌入式 microblaze 处理器用作总体系统级控制器，处理以下功能，如用户接口，从 compact flash 卡中读取压缩位流，将位流发送到 mpeg-4 解码器核，和监视所有系统状态标志等。

　　通过xilinx system generator for dsp，可大大简化 microblaze 处理器整合到框架中的设计流程。您可以结合使用 xilinx system generator 与嵌入式开发套件 (edk) 软件工具，去实现和仿真具有一个处理器和 fpga 视频处理器功能、对实况视频流进行操作的系统。system generator 自动生成软件驱动程序来支持用于向 system generator 设计的数据读写。

两种方法学目前均支持集成一个 microblaze 控制器：

　　• system generator 设计导出到 edk 系统。当在 pcore（处理器核）导出模式下使用时，内存映射块和所有其他块被封装到一个 pcore 外设中。内存映射接口的软件驱动程序及文档也被生成并随该外设一起提供。r26; edk 项目导入到 system generator 设计中，以便进行硬件联合仿真。当在 edk 导入模式下使用时，通过运行 edk