基于TMS320F206DSP的图像采集卡设计
发布时间:2008/6/3 0:00:00 访问次数:256
关键词:adc dsp 接口设计 视频
数字信号处理器(dsp)是数字信号处理理论与超大规模集成电路(vlsi)技术融合的结晶。目前dsp技术正广泛地应用于通信、语音、图像、航天航空、仪器仪表等领域,在推动当代信息处理数字化方面正发挥着越来越大的作用。
在利用电话线传输视频图像这一低比特率多媒体通信领域中,如果选用图像处理的专用芯片,如saa7110、8×8 3104vcp以及lsi公司的专用芯片等,或者选用具有高速运算性能的高档dsp进行图像处理,都会使产生价格大幅度标升。本文介绍的采用ti公司的低档dsp芯片tms320f206和视频a/d芯片tlc5510的图像采集卡,则为低比特率多媒体通信提供了一个廉价的解决方案。
1 tlc5510芯片和tms320f206芯片简介
1.1 tlc5510简介
tlc5510是cmos、8位、20msps模拟/数字器(adc),它利用了半闪速(semiflash architecture)结构。tlc5510用单5v电源供电,只消耗100mw的功率。它还有内部采样的保持电路,高阻的并行输出以及内部基准电阻。
与闪速转换器(flash converter)相比,半闪速结构减少了功率损耗和芯片尺寸。通过2步过程(2-step-process)中实现转换,可大大减少比较器的数目。转换数据的等待时间为2.5个时钟周期。
无需外部基准电压源和精密电阻,仅使用内部基准电阻和vdda就可实现2v的满量程转换范围。25℃时的线性度误差为±0.75lsb,在整个温度范围内的线性误差最大值是±1lsb。25℃时的差分线性度误差为±0.5lsb,在整个温度范围内的差分线性度误差最大值是±0.75lsb。
1.2 tms320f206简介
tms320f206是ti公司推出的一种dsp芯片,它是基于tms320c5x之上的高速定点数字处理芯片,具有改进的哈佛结构(并行分离的程序和数据总线)、高性能cpu及高效的指令集等特点。其主要特性如下:
cpu具有32位calu、32位累加器、16×16位并行乘法器、三个移位寄存器、八个16位辅助寄存器。
存储器个有224k字可寻址存储空间、544字片内dram、4k字片内sra或32k字节内快闪存储器。
指令速度为50ns、35ns及25ns单指令周期。
外围电路有软件可编程定时器、软件可编程等待状态发生器、片内锁相环时钟发生器、同步和异步系列串口。
2 硬件接口电路设计
2.1 tlc5510前端电路设计
tlc5510前端电路如图1所示。
在电路中,模拟电源vdda和数字电源vddd相互独立。vdda与数字地agnd之间及vddd与模拟地dgnd之间都用4.7μf电容、0.1μf电容和铁氧磁环去耦和消除电源的纹波。agnd与dgnd分开,以避免数字信号给模拟信号带来噪声。放大后的视频信号直接加在tlc5510的19脚。tlc5510的时钟信号由tms320f206的时钟信号输出脚clkout1提供。
2.2 tlc5510与tms320f206接口电路设计
tlc5510与tms320f206接口电路图如图2所示。
tlc5510数字地与tms320f206的地相连。因tlc5510内部有数字输出缓冲,所以tlc5510的脚[d1:d8]gn tms320f206脚[d0:d7]直接相连。tms320f206的clkouti脚通过一小电阻给tlc5510提供时钟信号。tms320f206管脚a11和is为逻辑控制,当a11为逻辑高,is为逻辑低时,tms320f206就可从tlc5510读取采样数据。
2.3 tms320f206与计算机串口通信
存入tms320f206的图像数据通过串口以9600 b/s的速率送入计算机,计算机将数据存到缓存区,然后通过像素点与图像转换程序在显示器上显示出来。
3 接口程序设计
3.1 程序常量的初始化
(1)设采样数据存储区的起始地睛为0900h
(2)设采样数为1000h
(3)设a/d地址为0800h
3.2 程序步骤
(1)初始化tms320f206
(2)加载合适的arn
(3)选通tlc5510
(4)读取a/d转换值
(5)初始化uart
(6)向uart传数
(7)程序结束
3.3 具体程序
.title "tlc5510 interface"
.copy "init.h"
.copy "vector.h"
.text
adc_addr .set 0800h ;设置tlc5510的地址
mem_pointer .set 0900h ;设置采样数据存储区的起始地址
count .set 1000h ;设置采样个数
start: lar ar2,#adc_addr
lar ar3,#mem_pointer
lar ar4,#count
* 开始a/d转换
ldp #6h ;设置页面指针使其指向50h×6=0300h处
splk #count,0h ;把采样个数放入0300h
lar ar4,#0300h ;使ar4指向0300h
mar *,ar4 ;把ar4设为
关键词:adc dsp 接口设计 视频
数字信号处理器(dsp)是数字信号处理理论与超大规模集成电路(vlsi)技术融合的结晶。目前dsp技术正广泛地应用于通信、语音、图像、航天航空、仪器仪表等领域,在推动当代信息处理数字化方面正发挥着越来越大的作用。
在利用电话线传输视频图像这一低比特率多媒体通信领域中,如果选用图像处理的专用芯片,如saa7110、8×8 3104vcp以及lsi公司的专用芯片等,或者选用具有高速运算性能的高档dsp进行图像处理,都会使产生价格大幅度标升。本文介绍的采用ti公司的低档dsp芯片tms320f206和视频a/d芯片tlc5510的图像采集卡,则为低比特率多媒体通信提供了一个廉价的解决方案。
1 tlc5510芯片和tms320f206芯片简介
1.1 tlc5510简介
tlc5510是cmos、8位、20msps模拟/数字器(adc),它利用了半闪速(semiflash architecture)结构。tlc5510用单5v电源供电,只消耗100mw的功率。它还有内部采样的保持电路,高阻的并行输出以及内部基准电阻。
与闪速转换器(flash converter)相比,半闪速结构减少了功率损耗和芯片尺寸。通过2步过程(2-step-process)中实现转换,可大大减少比较器的数目。转换数据的等待时间为2.5个时钟周期。
无需外部基准电压源和精密电阻,仅使用内部基准电阻和vdda就可实现2v的满量程转换范围。25℃时的线性度误差为±0.75lsb,在整个温度范围内的线性误差最大值是±1lsb。25℃时的差分线性度误差为±0.5lsb,在整个温度范围内的差分线性度误差最大值是±0.75lsb。
1.2 tms320f206简介
tms320f206是ti公司推出的一种dsp芯片,它是基于tms320c5x之上的高速定点数字处理芯片,具有改进的哈佛结构(并行分离的程序和数据总线)、高性能cpu及高效的指令集等特点。其主要特性如下:
cpu具有32位calu、32位累加器、16×16位并行乘法器、三个移位寄存器、八个16位辅助寄存器。
存储器个有224k字可寻址存储空间、544字片内dram、4k字片内sra或32k字节内快闪存储器。
指令速度为50ns、35ns及25ns单指令周期。
外围电路有软件可编程定时器、软件可编程等待状态发生器、片内锁相环时钟发生器、同步和异步系列串口。
2 硬件接口电路设计
2.1 tlc5510前端电路设计
tlc5510前端电路如图1所示。
在电路中,模拟电源vdda和数字电源vddd相互独立。vdda与数字地agnd之间及vddd与模拟地dgnd之间都用4.7μf电容、0.1μf电容和铁氧磁环去耦和消除电源的纹波。agnd与dgnd分开,以避免数字信号给模拟信号带来噪声。放大后的视频信号直接加在tlc5510的19脚。tlc5510的时钟信号由tms320f206的时钟信号输出脚clkout1提供。
2.2 tlc5510与tms320f206接口电路设计
tlc5510与tms320f206接口电路图如图2所示。
tlc5510数字地与tms320f206的地相连。因tlc5510内部有数字输出缓冲,所以tlc5510的脚[d1:d8]gn tms320f206脚[d0:d7]直接相连。tms320f206的clkouti脚通过一小电阻给tlc5510提供时钟信号。tms320f206管脚a11和is为逻辑控制,当a11为逻辑高,is为逻辑低时,tms320f206就可从tlc5510读取采样数据。
2.3 tms320f206与计算机串口通信
存入tms320f206的图像数据通过串口以9600 b/s的速率送入计算机,计算机将数据存到缓存区,然后通过像素点与图像转换程序在显示器上显示出来。
3 接口程序设计
3.1 程序常量的初始化
(1)设采样数据存储区的起始地睛为0900h
(2)设采样数为1000h
(3)设a/d地址为0800h
3.2 程序步骤
(1)初始化tms320f206
(2)加载合适的arn
(3)选通tlc5510
(4)读取a/d转换值
(5)初始化uart
(6)向uart传数
(7)程序结束
3.3 具体程序
.title "tlc5510 interface"
.copy "init.h"
.copy "vector.h"
.text
adc_addr .set 0800h ;设置tlc5510的地址
mem_pointer .set 0900h ;设置采样数据存储区的起始地址
count .set 1000h ;设置采样个数
start: lar ar2,#adc_addr
lar ar3,#mem_pointer
lar ar4,#count
* 开始a/d转换
ldp #6h ;设置页面指针使其指向50h×6=0300h处
splk #count,0h ;把采样个数放入0300h
lar ar4,#0300h ;使ar4指向0300h
mar *,ar4 ;把ar4设为