摘要：24位∑-Δ A/D变换器CS5397/97的特性及其在超高精度数据采集系统中的应用。在给出的由DSP（TMS320C32）、FPGA（XC3064）、FIFO寄存器等构成的实际应用系统中，数据采集的动态范围可达100dB（当正弦信号的峰-峰值为3V时）。

    关键词：∑-ΔA/D变换器 FPGA DSP

在测量、工业控制系统中，A/D变换器的数据采集精度对系统的性能有着至关重要的影响。传统的A/D器件，大都采用逐次逼近方式，而CS5396/97[1]采用了∑-Δ技术，可实现24位的高分辨率。∑-Δ技术的本质是采用负反馈方式逐步减小输入模拟信号与DAC反馈信号的差值，∑-Δ A/D器件比传统的逐次逼近方式的A/D器件性能好。CS5396/97构成的数据采集系统具有高分辨率、宽动态范围、高信噪比等特点，特别适合于高精度数据采集的场合。

1 CS5396/97的主要性能

CS5396/97是一个完整的数字视频模/数转换系统，它能完成采样、模/数转换、数字滤波等，对左/右两个模拟信号输入通道进行约100kHz的采样，并以24位串行数据（校正和滤波后，动态范围为120dB）输出转换结果。CS5396/97具有一个七阶三态∑-Δ调制器（可选择64位或128倍的过采样率），A/D变换器的输入采用差动结构以便消除共模噪声干扰。CS5396/97主要性能特点是：

（1）高精度24位输出；

（2）120dB动态范围；

（3）低噪声、噪声分离度>105dB THD+N；

（4）CMOS工艺器件；

（5）可变频率的采样时钟；

（6）差动的模拟信号输入；

（7）具有线性相位数字滤波器；

（8）具有10节点的可编程序噪声抑制滤波器；

（9）单一+5V DC供电。

CS5396/97可工作于两种工作方式：独立工作方式和受控工作方式。至于选择哪一种工作方式，取决于系统加电时CS5396的"SDATA1"引脚的状态（1：对应于"受控方式"；0：对应于"独立工作方式"）。在独立工作方式下，CS5396的时钟主/从方式选择、省电模式控制、标定过程控制等均由CS5396的外部引脚状态确定。在受控工作方式，CS5396的时钟主/从方式选择、省电模式控制、SDATA1/SDATA2数据输出选择、同步方式、过采样率（64倍或128倍）、高通滤波器的使能/禁止、A/D输出数据的位数（24位、16位、18位或20位）及数据对齐方式（左对齐格式/I2S数据格式）等均由A/D内部的控制寄存器中的控制字确定。受控工作方式可实现DSP（或其它微控制器）对A/D变换器的全面控制；而独立工作方式仅能部分地选择A/D变换器的工作参量。所以在一般情况下，应选择受控工作方式。本文将对受控工作方式进行比较详细的讨论。CS5396器件的引脚及意义描述如图1所示。

2 基于CS5396/97的DSP高精度数据采集系统

图2是由DSP（TMS320C32）、程序/数据存储器、24位FIFO存储器、现场可编程序器件FPGA（完成A/D变换的串行数据并行数据的转换及各存储器的地址译码/读写控制等逻辑控制功能）和CS5396/97等构成的高精度数据采集数据。

2.1 A/D数据缓冲器FIFO及FPGA电路

A/D数据缓冲器FIFO的长度为4K，位数为24位，对应于TMS320C32的数据总线的低25位，即D[24:0]。