0.18μm铜金属双重镶嵌工艺中空间成像套刻精度分析(二)
发布时间:2008/5/29 0:00:00 访问次数:791
(续) 2 利用cd-sem的overlay度量 对于我们所进行的overlay精度研究而言，找到一种适当、独立的基准测量方法非常重要。cd-sem(线宽—扫描电子显微镜)方法因其自动化性能和较高的产出率，而被认为是适合于overlay测量的方法(在研究中我们使用了kla8100xp cd-sem)。与光学的overlay度量方法相比较，cd-sem方法能够获得更高的放大倍率，而且还能够直接实施对裸晶结构的overlay测量。尽管存在很多的局限性，我们还是会重视这一方法。 通常光学透明的薄膜对电子束是不透明的，这意味着通过cd-sem，是无法看到被薄膜(叠层)覆盖前一阶段的工艺层(基准boxes)，因此对di-over-lay测量是不可行。同样也不可能实施fi-overlay测量，但是如果设计的结构能够在cd-sem图形中显示出当前层和前一阶段工艺层的边界，则可以通过测量如图7所示a和b的距离来获得overlay信息。 为了将这一简单有效技术作为基准，需要考虑或者量化下列潜在的误差源，这些误差源可能会影响oveday结果的正确性： (1)电子束与取样的交互作用，如充电或炭污染； 当通过相同的扫描信号获得a和b的距离时，误差源effect#1的影响能够被降低到最小。因此所有的影响边界都将等同于充电或被污染。误差源#2和#3对cd-sem设备参数是至关重要的，需要在公差范围内受到严格的监控和维护，以保证正常的cd-sem操作。在overlay测量开始之前，要仔细检查每种情况下的束队列(即#4)。 还有一个需要了解清楚的问题，在overlay的cd-sem度量方法中，tis是否还是一个需要重视的系统问题?为了回答这——问题，我们对poly gate层的裸晶结构实施了tis测量。正如所期望的座overlay的cd-sem度量中，tis值已经很小了(见表3)。因此，在所有的试验中，都无需针对tis修正overlay的cd-sem测量结果。 在下一步验证作为基准的overlaycd-sem测量方法时，分别采用光学的overlay工具和cd-sem，测量了分割线中的标准overlay对象。尽管如此大型的结构并不能与cd-sem完全匹配，但还是在poly gate创建了fl-overlay和cd-sem度量方法之间的相关性(如图8所示)。注意在本实验中，为了扩大overlay的范围，在曝光仪作业中特别提出了晶圆的旋转oveday误差概念。初期在考虑以光学的fi-overlay测量为基准时，可以视我们的结果为辅助标准。 项目进行到此，即可顺理成章地继续进行裸晶的overlay测量了。出乎我们的意料之外，在裸晶布局内难以找到满足以下需求的合理结构： (1)直边和平行边对称的结构，可见于cd-sem中，而且当前层和前一阶段工艺层的边界对称，x轴和y轴方向的边界对称(见图7)： 由于其它层也缺乏这样的结构，那么芯片内overlay测量只能在polygate层实施。我们选择的poly gate结构，紧邻分割线上标准光学overlay对象。分割线上光学的oveday测量结果与poly gate层overlay cd-sem测量结果的比较如图9所示。这些数据中也来源于引入了旋转误差的晶圆。 从图9可以观察到一条相当合适的配合，近乎统一的斜线，而且截距均小于10nm。线性配合的最大变化值为15-20nm。让我们感到振奋的首先是光学overlay测量与poly gates overlay的差值很小但又不为零。因此，我们希望通过以光学overlay测量为依据计算出内部区域曝光仪的模板参数，并利用这一模板推算poly gate位置的overlay，进而减少它们的差值。但是这些推算有时会使情况变得更糟。 上文的图8表明同一结构上光学和cd-sem度量之间存在很好的统一。由于overlay和器件本身不同的尺寸要采用不同的光刻布局，光刻误差可能会成为另一个导致分割线—裸晶误差的潜在发生源，即第三类pattern placement error(图形分布误差)
|
公网安备44030402000607
